摘要：
1.latch-up 闩锁效应是指在CMOS晶片中，在电源VDD和GND之间由于寄生的PNP和NPN双极性BJT互相影响而产生一低阻抗通路，它的存在会使VDD和GND之间产生大电流。 防止的方法：基极上掺杂，降低BJT的电流增益。使电流增益小于1 避免S和G的正向偏压 参考：https://blog 阅读全文
摘要：
静态时序分析 STA贯穿设计过程的各个阶段，从RTL逻辑综合到布局、时钟树综合、布线和反标，直到tape_out。每一次分析的目的都是为了检查当前设计的结果是否满足设计的约束条件。 在做时序分析时，总延迟的期间延迟部分由时序库提供，互连线延迟部分在每一阶段是不一样的。前者在设计中随后者的变化而变化。 阅读全文
摘要：
主要内容： 基于标准单元的ASIC设计流程 数字前端设计 数字后端设计 基于Standcell的ASIC设计流程 前端设计流程 怎样保证网表的正确性？ 1.动态仿真--时间长且覆盖率相对较低 2.形式验证+静态仿真。仿真时间短，覆盖率高 综合流程 Library_objects: target_li 阅读全文