摘要：
转：https://blog.csdn.net/Lshixueyouling/article/details/90167486 阅读全文
摘要：
转自：https://www.cnblogs.com/aaronLinux/p/6218660.html 1.I2C总线物理拓扑结构 I2C总线在物理连接上非常简单，分别有SDA和SCL及上拉电阻组成。通信原理是通过SCL和SDA线高低电平时序控制，来产生I2C总线协议所需要的信号进行数据传输。在总 阅读全文
摘要：
1.latch-up 闩锁效应是指在CMOS晶片中，在电源VDD和GND之间由于寄生的PNP和NPN双极性BJT互相影响而产生一低阻抗通路，它的存在会使VDD和GND之间产生大电流。 防止的方法：基极上掺杂，降低BJT的电流增益。使电流增益小于1 避免S和G的正向偏压 参考：https://blog 阅读全文
摘要：
静态时序分析 STA贯穿设计过程的各个阶段，从RTL逻辑综合到布局、时钟树综合、布线和反标，直到tape_out。每一次分析的目的都是为了检查当前设计的结果是否满足设计的约束条件。 在做时序分析时，总延迟的期间延迟部分由时序库提供，互连线延迟部分在每一阶段是不一样的。前者在设计中随后者的变化而变化。 阅读全文
摘要：
主要内容： 基于标准单元的ASIC设计流程 数字前端设计 数字后端设计 基于Standcell的ASIC设计流程 前端设计流程 怎样保证网表的正确性？ 1.动态仿真--时间长且覆盖率相对较低 2.形式验证+静态仿真。仿真时间短，覆盖率高 综合流程 Library_objects: target_li 阅读全文
摘要：
主要内容如下： 面积和速度的平和与互换 硬件原则 系统原则 同步设计原则 乒乓操作 串并转换 流水线操作 数据接口的同步方法 RAM FIFO 1.面积与速度的平衡与互换 这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查找表）来衡量，更一 阅读全文
摘要：
数字集成电路的特点： 数字电路通常是由简单的单元电路构成的庞大规模的系统，体现了简单性和复杂性的对立统一。基本的数字单元电路，如各种门电路和触发器锁存器等，其电路结构比较简单，且实现的逻辑功能与其中晶体管尺寸无关。数字电路的性能指标相对较少，主要包括速度、功耗、面积三个方面，设计思路比较简单。但是一 阅读全文
摘要：
FIFO是一种先入先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但缺点是只能顺序的写入数据、读出数据，其内部地址是由内部读写指针自动加1完成，不能像普通存储器那样由地址线读取或者写入某个地址。 FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据 阅读全文
摘要：
概念 半导体存储器是一种能存储大量二值信息的半导体器件。 ROM： 只读存储器。只读存储器只能从中读取数据，不能快速地随时修改或重新写入数据。ROM的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存储那些固定数据的场合。 PROM：只能修改一次 ERPOM：紫外线擦除 EEPRO 阅读全文
摘要：
定义： 能够存储1位二值信号的基本单元电路统称为触发器（FF） （根据触发器存储数据的原理不同，分静态触发器和动态触发器。静态触发器是靠电路状态的自锁存储数据。而动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的。例如，输入电容上存有电荷为0状态，没有存电荷为1状态） SR锁存器--各种触 阅读全文