DDR4 SDRAM -时序参数小册子
摘要:如前所述,大神的原文链接如下: https://www.systemverilog.io/ddr4-timing-parameters-cheatsheet | 参数 | 功能 | | | | | ACTIVATE时序 | | | | | | tRRD_S | 当向不同 bank group 的 b
阅读全文
posted @
2022-08-20 14:54
miyan
阅读(1226)
推荐(0) 编辑
内存错误和服务器内存RAS功能-DELL篇-1
摘要:简介 内存子系统错误是现代计算系统中最常见的一些错误类型。了解内存错误是如何发生的以及如何预防或避免它们可能是一个复杂的话题--在过去30年里,这个话题挑战了无数的行业研究人员和开发人员。 关于内存错误的入门知识 为了充分了解服务器的内存RAS响应能力,首先要了解各种可能的内存错误类型。 DRAM的
阅读全文
posted @
2022-08-19 17:24
miyan
阅读(9524)
推荐(1) 编辑
DDR4 SDRAM - 理解时序参数
摘要:本文为翻译学习大佬文章。强烈推荐感兴趣的同学阅读原文DDR4 SDRAM - Understanding Timing Parameters 简介 DDR 标准中有大量的时序参数,但是当您使用 DDR4 SDRAM 时,您经常会发现自己比其他人更频繁地重新访问或阅读少数时序参数。因此,在本文中,我们
阅读全文
posted @
2022-08-17 15:26
miyan
阅读(6663)
推荐(0) 编辑
DDR4 SDRAM - 2. 初始化、训练和校准
摘要:如前所诉,本文为翻译学习大佬博客。强烈推荐直接去看大佬原博:DDR4 SDRAM - Initialization, Training and Calibration 引言 当带有DRAM子系统的设备上电后,在 DRAM 进入运行状态之前会发生许多事情。 以下来自JEDEC规范的状态机显示了DRAM
阅读全文
posted @
2022-07-05 20:17
miyan
阅读(8122)
推荐(0) 编辑
DDR4 SDRAM -1. 理解基本原理
摘要:引子: 最近在看DDR4方面的材料,Google到了一硬件大佬的Blog,近期几篇将会翻译学习下文章。强烈推荐感兴趣的同学可以去阅读原文。 本篇文章原文:https://www.systemverilog.io/ddr4-basics 绪论 DDR4 SDRAM在ASIC和FPGA设备中使用非常普遍
阅读全文
posted @
2022-06-24 10:00
miyan
阅读(10311)
推荐(1) 编辑