摘要：
阅读全文
摘要：
选择好库： mark点需要在库中，封装需要相关焊盘的psm文件，文本文件，bra文件等等 整板添加地孔： 增加层之间连接性，性能更好 设置好栅格，执行复制命令 调整位号丝印： 设置位号文本大小 位号丝印方向一致 执行丝印大小 检测丝印： 利用刷子，改变每个元件颜色，来检测位号 添加文本： 阅读全文
摘要：
检测PCB连通性： 板子界面放大，跳转到DRC错误界面 删除单端走线与过孔： 删除死铜： 查看死铜数- 删除死铜- 尺寸标注： 显示对应层- 设置显示单位- 阅读全文
摘要：
生成钻孔表： 制板给板厂辅助参考作用 选择组移动表格 生成geriber： 生成钻孔： 规则钻孔- 不规则钻孔-不是圆形或者方形 阅读全文
摘要：
铺地平面铜： 更新铜皮： 挖铜： 设置禁止区域； 转换铜皮： 合并铜皮： 阅读全文
摘要：
布局： 固定的器件先放置好 优先摆放重要的功能的模块，然后是次要的 好的布局为后期走线准备，考虑走线通道 dc电容都是先大后小摆放，进小靠近元件，出大靠近元件，先过滤低频，再高频 摆放元件： PCB执行移动元件命令，利用原理图交互功能选中元件，alt+tab切换到PCB中移动元件 整板扇出： 短线- 阅读全文
摘要：
显示选项： 颜色： 自动备份： 阅读全文
摘要：
绘制板框Outline： 利用命令行画板框 routekeepin区域： 定义走线的区域大小 只有封闭的板框才能使用Z-copy命令绘制routekeepin区域 处理操作：选择好命令对象，单击板框即可生成 阅读全文
摘要：
提前设置方便布局与走线 导入器件： 阅读全文
摘要：
表贴焊盘： 宽度适当补偿0.1mm，长度补偿0.4mm(看实际焊盘制作) 阻焊大于焊盘0.1mm 制作封装： 调用库路径才能调取之前焊盘 栅格0.127mm，单位mm 文本参数 封装组成：焊盘，丝印，位号，placebound（封装大小，元件重叠提示重叠冲突）区域 做封装：定好原点，放置焊盘，利用命 阅读全文
摘要：
向导封装： 绘制1脚标识，变更丝印宽度，变更位号字体类型 阅读全文
摘要：
封装名称不能出现-小数点-斜杆 ；大小写不区分 添加封装名称： 双击元件，进入属性，填写好单击应用，退出 批量更改-选中原理图，右键选择；批量复制封装名称-选择几个框名称就能粘贴几个框名称 显示封装名称： 编辑元件，双击空白，进入页面，新建封装名称，再进入显示设置 更改title： 器件重新编号不能 阅读全文
摘要：
新建工程： 新建原理图的页面大小： 电源与地-各自名称必须一样 器件编号有横杠： 不处理也可以 选择单独器件或者全部框选，右键Unset 阅读全文
摘要：
电源的重要性,了解重要的信号 管脚一定放置在格点上面 打开原理图封装的工具条: 阵列放置引脚: 改变原理图封装的属性名字: 编辑管脚属性: 选中多个管脚,右键编辑属性 管脚名称与编号的显示/隐藏： 新建原理图封装空白处，双击打开 原理图封装栅格是否捕捉： 画圆：按住shift画圆，椭圆变成圆形状 阅读全文
摘要：
阅读全文
摘要：
1mm板厚，1.4mil铜箔，1080pp片3mil，绿油0.5mil 阻抗匹配： Diff 100欧-3.93mil-6mil间距 差分线间距（线对之间，线内） 线内： 线对： 框选区域删除（右键） 按照设定规则走线间距：（右键-route spacing） 区域规则：（针对芯片） 利用铜皮和选择 阅读全文
摘要：
小电源走走线层出线/铺铜，拉出芯片 PMIC： 电感的铺铜面积，查看电流表配置 铺铜： 静态铜： 选择静态铜，右键选择网络 重要信号不超过三个过孔 阅读全文
摘要：
铺铜： 铺铜分割线： 铺铜分割线均匀大小 正常铺铜： 选择动态铺铜，选择网络 DDR网络铺铜： 包含参考层所有网络和电源（走线12mil外） 铺铜拆除内盘：勾选没有使用的焊盘 铺铜： 优先信号层走线或者铺铜都行。保证底层地平面完整，尽量不考虑第七层 先在第一电源层铺大电流的电源层 阅读全文
摘要：
复制T型中心走线： 复制： Edit-Copy 添加每一个网络的T点 T点拓扑结构有问题： 删除到过孔一小段走线，重新连接 差分线黄色： 差分线走线不好 6层RVEF从顶层走线 不同组数据线3W边缘间距 最长最短等长（PADS绝对等长）、相对等长1450（数据组与时钟满足150ps内长度） 绝对等长 阅读全文
摘要：
放置芯片电容：适当删除过孔（电源 - 地-3减去1） DDR设置T型结构： 设置一个T点网络，点击T型一个焊盘点，右键插入T点，再分别点击焊盘，建立T点结构 设置多个T点结构： 调用T点结构： 把生成的T点分配到过孔中心： 利用栅格或者右键捕获到过孔 DDR的T点等长设置： 设置等长基准线： 查看等 阅读全文