摘要：
3综合运用 下面提到的解决问题技巧，由于受目前认识的限制和现有的技术水准，不应当把它们看成是“万能”的。尤其是随着技术的发展，其中的许多手段肯定会不合适了。3.1可能成为关键路径的电路 在做详细设计方案或者总体方案的时候，一定要考虑到设计中哪些电路可能成为关键路径。如果不考虑这些，很可能会导致设计实现失败，或者要更改设计，或者要更换器件。 在FPGA设计里，常常影响到设计无法（或者很难）实现的电路有（指设计速度方面）：比较器、多路选择器、DistributedRAM、乘法器、加法器等，尤其是在位宽比较大的情况下。 建议：在做方案时，针对上述电路先进行速度评估，以决定是否要Pipeline。3. 阅读全文
摘要：
2 如何使用后端工具 本章节主要说明Xilinx的一些后端工具能为我们做什么，在什么情况下我们考虑使用这些工具。至于这些工具具体如何使用，可以看Xilinx提供的相关文件。2.1布局布线 布局布线是干什么的，我不用多说。我只想讲讲几个值得注意的问题：2.1.1 设计前期(设计方案阶段)对关键电路的处理 一个设计能否成功,关键是在设计方案阶段相关问题是否考虑完善，其中一个非常重要的工作是确定关键路径(或者关键模块关键算法等)能否在芯片中实现，其实现的结果如何(如速度是否满足面积是否太大等)。 因此，我们要求大家在做方案时，要对所有的可能的关键路径(或关键部分)心中有数， 而且一定要在正式开始编代 阅读全文
摘要：
时间：2014-1-20------2014-1-21注释：在原文中使用的语言是VHDL，但是在笔记中我把它转化成verilog语言。1设计技巧在设计过程中，经常遇到速度或面积问题：在功能基本正确之后，设计要么速度不满足要，求要么面积太大，或者两者都不满足设计要求，经常在速度和面积上花费大量的时间。本章着重从速度和面积角度出发，考虑如何编写代码或设计电路，以获得最佳的效果，但是有些方法是以牺牲面积来换取速度，而有些方法是以牺牲速度来换取面积，也有些方法可同时获得速度和面积的好处。具体如何操作，应当依据实际情况而定在处理速度与面积问题的一个原则是：向关键路径部分要时间，向非关键路径部分要面积。为 阅读全文