摘要: 阅读全文
posted @ 2025-03-11 16:41 Jeason001 阅读(2) 评论(0) 推荐(0)
摘要: 芯片上放置HBM(High Bandwidth Memory,高带宽存储器)的主要原因是为了解决传统内存(如DDR、GDDR等)在带宽、容量和功耗方面的限制。 HBM==High Bandwidth Memory 是一款新型的CPU/GPU 内存芯片(即 “RAM”),其实就是将很多个DDR芯片堆叠 阅读全文
posted @ 2025-03-11 10:50 Jeason001 阅读(27) 评论(0) 推荐(0)
摘要: QOS基本原理 QOS概述 什么是QOS QoS服务模型 区分服务模型 QoS常用技术 (DiffServ模型) QoS数据处理流程 (DiffServ模型) QoS流分类和流标记 QoS数据处理流程 为什么需要流分类和流标记 简单流分类 外部优先级 - VLAN报文 外部优先级 - MPLS报文 阅读全文
posted @ 2024-09-25 19:18 Jeason001 阅读(160) 评论(0) 推荐(0)
摘要: 1、什么是VOQ(Virtual Output Queues)? VOQ(虚拟输出序列)是一种存储结构,由FIFO与RAM以及逻辑结构组合构成。在一些数据应用场景中能够有效存储数据并且能够及时输出,避免阻塞。一句话来说VOQ的优点在于:共享存储,较少存储资源,避免数据阻塞,提高数据输出效率。 2、为 阅读全文
posted @ 2024-09-25 18:54 Jeason001 阅读(132) 评论(0) 推荐(0)
摘要: 1、前言 最近写代码需用到链表结构,正好公共库有关于链表的。第一眼看时,觉得有点新鲜,和我之前见到的链表结构不一样,只有前驱和后继指针,而没有数据域。后来看代码注释发现该代码来自linux内核,在linux源代码下include/Lish.h下。这个链表具备通用性,使用非常方便。只需要在结构定义一个 阅读全文
posted @ 2016-05-11 20:21 Jeason001 阅读(277) 评论(0) 推荐(0)
摘要: 1、#define offsetof(TYPE, MEMBER) ((size_t) &((TYPE*)0)->MEMBER) (include/linux/stddef.h) 1.1 功能: 返回结构体TYPE中MEMBER成员相对于结构体首地址的偏移量,以字节为单位。 1.2 解析: 此类复杂表 阅读全文
posted @ 2016-05-11 15:55 Jeason001 阅读(3478) 评论(0) 推荐(2)
摘要: 虚拟专用网络(Virtual Private Network),简称VPN。其功能是:在公共网络上建立专用网络,进行加密通讯。在企业网络中有广泛应用。VPN网关通过对数据包的加密和数据包目标地址的转换实现远程访问。VPN有多种分类方式,主要是按协议进行分类。VPN可通过服务器、硬件、软件等多种方式实现。VPN具有成本低,易于使用的特点。基本功能: VPN属于远程访问技术,简单地说就是利用公共网络架设专用网络。例如某公司员工出差到外地,他想访问企业内网的服务器资源,这种访问就属于远程访问。在传统的企业网络配置中,要进行远程访问,传统的方法是租用DDN(数字数据网)专线或帧中继,这样的通... 阅读全文
posted @ 2014-03-31 22:55 Jeason001 阅读(126) 评论(0) 推荐(0)
摘要: 只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控制器、CDROM/DVD控制器、调制解调器、网卡以及网络处理器等。当信号从一个时钟域传送到另一个时钟域时,出现在新时钟域的信号是异步信号。在现代IC、ASIC以及FPGA设计中,许多软件程序可以帮助工程师建立几百万门的电路,但这些程序都无法解决信号同步问题。设计者需要了解可靠的设计技巧,以减少电路在跨时钟域通信时的故障风险。异步时钟基础:从事多时钟设计的第一步是要理解信号稳定性问题。当一个信号跨越某个时钟域时,对新时钟域的电路来说它就是一个异步信号。接收该信号的电路需要对其 阅读全文
posted @ 2014-01-24 15:06 Jeason001 阅读(979) 评论(0) 推荐(0)
摘要: 3综合运用 下面提到的解决问题技巧,由于受目前认识的限制和现有的技术水准,不应当把它们看成是“万能”的。尤其是随着技术的发展,其中的许多手段肯定会不合适了。3.1可能成为关键路径的电路 在做详细设计方案或者总体方案的时候,一定要考虑到设计中哪些电路可能成为关键路径。如果不考虑这些,很可能会导致设计实现失败,或者要更改设计,或者要更换器件。 在FPGA设计里,常常影响到设计无法(或者很难)实现的电路有(指设计速度方面):比较器、多路选择器、DistributedRAM、乘法器、加法器等,尤其是在位宽比较大的情况下。 建议:在做方案时,针对上述电路先进行速度评估,以决定是否要Pipeline。3. 阅读全文
posted @ 2014-01-21 15:59 Jeason001 阅读(1233) 评论(0) 推荐(0)
摘要: 2 如何使用后端工具 本章节主要说明Xilinx的一些后端工具能为我们做什么,在什么情况下我们考虑使用这些工具。至于这些工具具体如何使用,可以看Xilinx提供的相关文件。2.1布局布线 布局布线是干什么的,我不用多说。我只想讲讲几个值得注意的问题:2.1.1 设计前期(设计方案阶段)对关键电路的处理 一个设计能否成功,关键是在设计方案阶段相关问题是否考虑完善,其中一个非常重要的工作是确定关键路径(或者关键模块关键算法等)能否在芯片中实现,其实现的结果如何(如速度是否满足面积是否太大等)。 因此,我们要求大家在做方案时,要对所有的可能的关键路径(或关键部分)心中有数, 而且一定要在正式开始编代 阅读全文
posted @ 2014-01-21 15:48 Jeason001 阅读(1120) 评论(0) 推荐(0)
点击右上角即可分享
微信分享提示