摘要：
设计思路： 设计代码： module led_run( clk,rst,led ); input clk,rst; output reg [7:0] led = 8'b0000_0001; reg [24:0] cnt; parameter TIME = 24_999_999; always@(po 阅读全文
摘要：
设计思路： 设计代码： RTL： module led_flash( clk,rst_n,led ); input clk,rst_n; output reg led=0; parameter max=24999999; //（计数的最大值） reg [24:0] cnt=0; always@(po 阅读全文
摘要：
译码器作用：将三位的输入信号译码为8位的输出信号 特别注意这里的真值表！！！ 同一时刻只有一个信号是高电平，其余为低电平 工程代码： module decoder_3_8( a,b,c,out ); input a,b,c; output reg [7:0]out; always@(a,b,c) b 阅读全文
摘要：
这个项目是b站视频第三个视频，是一个非常基础的项目，主要学习vivado以及开发板的使用。 vivado创建工程不再赘述，值得注意的是板子的型号选择xc7a35tfgg484-2，其中2为速度等级，如下图所示： FPGA的开发流程如下： VIVADO IDE的各个部分的功能如下： 下面开始项目的实现 阅读全文
摘要：
安装centos过程如下： 先将centos安装在u盘里，然后在电脑bios里设置u盘为第一启动项，然后安装centos，安好后还是在centos里，会看到centos系统（也会有windows），直接选择lcentos进入即可。 这个是centos安装包下载： https://mirrors.al 阅读全文
摘要：
在第0节我们知道，静态功耗与阈值电压相关，随着阈值电压的增加而减小，如下图所示： 根据上图，我们可以整理出阈值电压和静态功耗、时间延时之间的关系： 阈值电压越高的单元，静态功耗越低，但是时间延时越长，也就越慢； 阈值电压越低的单元，静态功耗越高，但是时间延时越短，也就越快； 综合和布局布线工具可以根 阅读全文
摘要：
一、背景 随着工艺的发展和设计规模的增大，时钟树上产生的功耗占整个SoC功耗的比例越来越高，有时几乎能占到50%左右。通常情况下，数字电路中并非所有的逻辑电路都会一直处于工作状态，有些电路会经常处于等待状态，此时时钟信号的有无对逻辑电路的输出结果并无影响，但是时钟信号的接入会造成完全不必要的功耗浪费 阅读全文
摘要：
一、引言 在云计算模式下，各种应用的爆发式增长，对数据中心的性能提出了更高的要求，数据中心的规模和数量不断增加，但也带来了严重的能耗管理问题。数据中心的节能问题成为研究热点之一。数据中心的节能方法包括计算设备节能和冷却系统节能。而在计算设备节能中，有一种使用较为广泛的节能技术，即动态调频调压技术（D 阅读全文
摘要：
介绍了多电压技术 阅读全文
摘要：
主要介绍了power gating（电源门控）技术 阅读全文