摘要：
开发平台 FPGA平台：Xilinx、INTEL（ALTERA）、安路、复旦微（军品） Xilinx板子等级分为s7、a7、k7、v7（等级递增） 评估资源50k，需要50/0.6=84k片子（留出40%裕量） 器件选型： 1.评估资源 2.选择合适logic cell量的片子 XC7A35T：35 阅读全文
摘要：
语法介绍 可综合与不可综合 可综合的verilog语法：语法可以综合成实际的电路 组合逻辑：由一堆逻辑单元实现 时序逻辑：由寄存器（D触发器）实现，如always@ （posedge i_clk） b<=a;只有在时钟上升沿才会把值输出出去，否则就一直存着 不可综合的verilog语法：语法不可综合 阅读全文
摘要：
前言 暑假趁着打折买的7020，一直到现在（2024年11月20日12:56:06）才打开，然后今天心血来潮准备那驱动啥的都捯饬一下，顺便这几天再看一看有些操作，免得后面用的时候才临时去弄 介绍一下zynq吧 2013 年，Xilinx 全球首发集成高性能双核ARM Cortex-A9 硬核 CPU 阅读全文