09 2024 档案
摘要:USB协议讲解(大范围讲解) USB,英文全称 Universal Serial Bus(通用串行总线),是一种支持热插拔的高速串行传输总线(目前已发展至3.0) USB体系包括主机、设备以及物理连接三部分,其中: 主机是一个提供USB接口以及接口管理能力的硬件、软件及固件复合体,可以使PC,也可以
阅读全文
摘要:vga显示器成像原理 常见的vga成像接口显示器一般是基于CRT(阴极射线管)实现,阴极射线枪将电子束打在涂有荧光粉的荧光屏上,产生RGB三原色,合成一个彩色像素,显示采用逐行扫描的方式,扫描从屏幕左上方开始,从左向右,从上到下 每行扫描结束后,使用行同步信号进行行同步,让电子枪都会回到下一行最左侧
阅读全文
摘要:基本概念 DDS(Direct Digital Synthesizer),即数字合成器,是一种把一系列数字信号通过D/A转换器转化成模拟信号的数字合成技术 DDS的实现有两种方式:查表法和计算法,下面将主要介绍DDS查表法的FPGA实现 查表法:预先在ROM中存放不同相位对应的幅度序列,通过相位累加
阅读全文
摘要:前言 在开发板上的按键具有以下特点:当未按下时输出为高电平,当按键按下时输出则变为低电平,具体原理可从如下原理图看出: 而实际的按键结构中存在一个反作用弹簧片,因此当按下或松开时会产生额外的物理抖动,从而产生电平抖动 因此,按键的理想波形与实际波形如下: 上图中抖动次数和抖动周期是随机的,一般持续时
阅读全文
摘要:二者定义 在夏语闻老师《verilog数字系统设计教程》中对二者给出如下定义: 非阻塞赋值(b<=a):所赋的变量值不能立刻为下面语句所用,块结束才能完成赋值操作,且所赋变量值是上一次赋值得到的 阻塞赋值(b=a):赋值语句执行完后块才能结束,b的值在赋值语句执行完后立刻改变 一般在时序逻辑中使用非
阅读全文
摘要:前言 在之前用到的仿真工具只有vivado与modelsim,vivado的笨重不用多说,可能你搭建一个工程的时间比你看波形的时间还要长,modelsim倒是稍微轻一些,但步骤也较为繁琐,虽然我在之前也意外收获了modelsim的仿真脚本模板且屡试不爽,但还是觉得稍微有些麻烦,正好之前在学习tiny
阅读全文