07 2024 档案

摘要:一、环境约束 此外,还有电路内互连线的延时也没有考虑在内 四个环境约束: 1.输出负载 如果电路的输出负载过大,将会加大电路的transition time,从而影响电路时序 此外,若dc默认输出负载为0,即相当于不接负载,这样综合出来的电路时序显然过于乐观,不能反映实际工作情况 可以设置一个精确的 阅读全文
posted @ 2024-07-08 11:23 xuxuxu69 阅读(44) 评论(0) 推荐(0) 编辑
摘要:一、前言 dc综合是一个不断迭代的过程,如果设计的RTL代码不满足时序约束的需求,则需要重新进行修改,然后再去综合,一直迭代到时序满足需求。 二、面积约束 面积约束指令:set_max_area 100 面积约束的定义有三种,一种指的是两输入与非门的个数,一种是晶体管的个数,第三种是平方微米(实际面 阅读全文
posted @ 2024-07-06 21:45 xuxuxu69 阅读(218) 评论(0) 推荐(0) 编辑
摘要:一、概述 定义:综合是将行为描述的电路、RTL级电路转化为门级的过程 目的:决定电路的门级结构,寻求功耗、时序和面积的平衡,增强电路的测试性 工具;Design Compiler 二、具体过程 转译:DC将Verilog代码描述转化为DC自己内部的一个数据库,该数据库与工艺库是独立无关的 优化:DC 阅读全文
posted @ 2024-07-04 11:18 xuxuxu69 阅读(56) 评论(0) 推荐(0) 编辑
摘要:进入官网:MinGW-w64 - for 32 and 64 bit Windows download | SourceForge.net 点击Files,找到如下所示的这个版本 双击即可下载,下载完成后解压在c盘 将路径“C:\mingw64\bin”设置为环境变量(选中PATH,点击编译——新建 阅读全文
posted @ 2024-07-03 11:42 xuxuxu69 阅读(62) 评论(0) 推荐(0) 编辑
摘要:一、有限同步状态机 状态机的本质是对具有逻辑顺序或时序规律的事件的一种描述方法 有限状态机是由寄存器和组合电路构成的时序电路,各个状态的转移是在时钟的触发下进行的,状态信息存储在寄存器中,因为状态个数有限所以称为有限同步状态机。 其中:存储电路用来生成状态机的状态;组合逻辑电路用来提供输出以及状态机 阅读全文
posted @ 2024-07-02 19:08 xuxuxu69 阅读(32) 评论(0) 推荐(0) 编辑
摘要:这个错误是可抑制的,只需要在仿真脚本中加入这个选项: 我使用的是tcl脚本编译的,如果使用的是Quartus软件的话可以参考这个教程: 【Quartus_modelsim】12110波形仿真错误解决 - Mothlove - 博客园 (cnblogs.com) 阅读全文
posted @ 2024-07-02 11:39 xuxuxu69 阅读(729) 评论(0) 推荐(0) 编辑
摘要:这个错误发生的原因通常是测试的tb文件模块名和文件名不一致导致,参考如下: 阅读全文
posted @ 2024-07-02 11:18 xuxuxu69 阅读(259) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示
🚀
回顶
收起
🔑