（3）跨时钟域设计（概念+单bit）

一、同步电路

　　优点：EDA工具能够保证电路的时序收敛，有效避免了电路设计中的竞争冒险现象；触发器只在始终边沿取值，很大程度上减小了电路受毛刺和噪声的影响

　　缺点：触发器距离时钟源点的不同，产生了时钟偏斜

 

二、全局异步设计

　　异步电路指设计中存在两个及以上的时钟，且时钟是同频不同相或不同频率的关系

　　优点：对信号延迟不敏感，没有时钟偏斜等问题，具有低功耗特性，潜在的高性能特性

　　缺点：设计复杂；没有相应的EDA工具支持；在大规模集成电路中应避免异步电路的设计

　　时钟的同异步是针对时钟源点而言，对于从同一个PLL出来的两个时钟，其相位和倍数都是可控的，因此为同步时钟；若两个时钟从不同的PLL出来，即使频率相同也为异步时钟，因为他们的相互关系是不可控的

三、跨时钟域问题

　　1.亚稳态

 　　2.双锁存器法

 　　增加寄存器进行同步的方法只是不断降低亚稳态出现的概率，而没有解决亚稳态的问题

　　3.单bit时钟跨时钟域传递

　　慢到快：边沿检测同步器

　　图中clk1是一个慢时钟，clk2是快时钟，时序中的input即电路中的data，是clk1慢时钟域的一个脉冲，经过clk2两级同步后为A信号，B信号比A信号晚一个时钟周期，经过逻辑门相与，得到最终信号output，该电路将慢时钟域下一个电路脉冲搬移到快时钟域下一个电路脉冲

 　　快到慢：脉冲同步器

 　　由于慢时钟直接采样快时钟域的脉冲可能采样不到，因此通过翻转电路标定快时钟域下间隔较多周期的两个脉冲，形成图中toggle波形，这样在慢时钟域就可以先将toggle信号同步，形成ab两个信号波形，然后使用异或逻辑门对ab信号进行操作，就可以得到慢时钟域下两个有效的单周期脉冲

 　　快到慢：结绳法

　　特点：上述同步器法对两个时钟的关系要求很严格，而结绳法适用于任何时钟域的过渡

　　原理：将快时钟域的脉冲周期延长，等到慢时钟同步采样后“解绳”，还原为原来的脉冲周期宽度

　　总结：