(2)3-8译码器
1.(1)基础项目之二选一选择器
2.(2)3-8译码器
3.(3)计数器&时序逻辑4.(4)8个led每0.5s闪烁(跑马灯)5.(5)让led灯以不同频率闪烁6.(6)从计数器到可控线性序列机——led实验六部曲7.(7)ram ip使用8.(8)ILA介绍9.(9)FIFO ip使用10.(10)uart串口通信11.(11.1)iic串口读写EEPROM实验:EEPROM介绍12.(11.2)iic串口读写EEPROM实验:iic串口协议13.(11.3)iic串口读写EEPROM实验:程序设计14.(12)非阻塞赋值与阻塞赋值区别(以简单例子说明)15.(13)基于状态机的按键消抖16.(14)DDS基本原理与FPGA实现17.(15)vga成像原理与时序分析18.(16)USB通信译码器作用:将三位的输入信号译码为8位的输出信号
特别注意这里的真值表!!!
同一时刻只有一个信号是高电平,其余为低电平
工程代码:
module decoder_3_8( a,b,c,out ); input a,b,c; output reg [7:0]out; always@(a,b,c) begin case({a,b,c}) //位拼接判定 3'b000: out = 8'b00000001; 3'b001: out = 8'b00000010; 3'b010: out = 8'b00000100; 3'b011: out = 8'b00001000; 3'b100: out = 8'b00010000; 3'b101: out = 8'b00100000; 3'b110: out = 8'b01000000; 3'b111: out = 8'b10000000; default: out = 8'b00000001; endcase end endmodule
在做的时候因为例子太简单了,就没有写tb,直接上板子了
RTL模块视图:
结果:
今天才知道在vivado里看电路结构图是有三个阶段的:
在这里不多赘述了,帖子链接如下:
Vivado使用入门之一:Schematic图 - 知乎 (zhihu.com)
本文作者:xuxuxu69
本文链接:https://www.cnblogs.com/xuxuxu69/p/18109712
版权声明:本作品采用知识共享署名-非商业性使用-禁止演绎 2.5 中国大陆许可协议进行许可。