（3）多电压域技术
一、多电压域技术概括
在第0节我们知道，功耗与电压是有着密切关系的，因此降低电压是可以降低功耗的，当然代价是电路的延时变大，这种低功耗技术就是本节所要介绍的多电压域技术。
多电压域的实现有以下三种方式：
（a）：各个电压域有固定的电压，这种设计是最简单的；
（b）：软件分配各个区域采用哪种电压，分配后的各个区域也是采用固定的电压；
（c）：软件会改变各个电压域的电压，同一模块在不同工作状态时会使用不同的电压。
其中：（a）是固定分配的电压；（b）和（c）是动态电压调节。
看了若干博客和论文，发现在具体工程实现的时候基本上只采用了（a）方法
特别注意的是：如果逻辑信号从一个电压域进入另一个电压域，信号在不同电压域间进行传输时，可能会存在驱动不足或者过驱动的问题，此时就需要一个电平转换器（level-shifter）单元产生具有合适的电压摆幅的信号（不论从高到低还是从低到高），电平转换器本身需要两个与输入和输出电源电压相匹配的电源。在下一段将详细的介绍电平转换器
二、电平转换器
电平转换器分为高电压域到低电压域的转换和低电压域到高电压域的转换，下面分别介绍这两种转换器：
1.高电压域到低电压域的转换器
由两个串联的反相器组成，这样一个level shifter只有一些缓冲器的延时，所以对时序的延时影响是比较小。
2.低电压域到高电压域的转换器
将逻辑信号从低电源域驱动到高电压域上的单元是一个更复杂的问题。如果驱动信号的驱动能力不足会降低接收输入端的驱动能力。这反过来又会导致更高的开关电流以及降低噪声裕度。缓慢的翻转时间意味着信号在VT附近停留的时间更长，导致短路电流的持续时间超过必要的时间。
同样，对于时钟树来说，这一点变得尤为重要。时钟树延时是后端的一个重要任务，任何跨越电压区域边界的上升和下降时间的性能降低都会增加时钟延迟。降低整体芯片的性能。为低电压域到高电压域转换的level shifter解决了这个问题。它们为较高的电压域提供快速的信号。它们可以用设计工具进行正确的建模，以实现精确的模拟。它有多种设计，下图展示了一个简单直接的设计，这个设计采用了低电压信号的缓冲和反相器，并利用它来驱动运行在高电压下的交叉耦合晶体管结构。
这种升档“的电平转换器”需要两个电源，而且共享一个公共地。与高电压到低电压电平转换器的简单缓冲延迟相比，低电压到高电压的电压转换器引入了显著的延迟，因此设计人员必须考虑接口延迟以及跨电压边界施加的任何物理布线约束。
3.插入电平转换器的注意事项
a.电平转换器建议放在接收域中，即High-to-Low shifters应该放在低电压域中，Low-to-High shifters放在高电压域中;
b.Low-to- High shifters具有很大的延迟，需要理解到这些延迟并在RTL设计中在关键的模块中考虑到这些延迟的影响;
c.确保在不同的电压域之间有明确的关系，以便在插入转换器时明确知道是高压转低压还是低压转高压;
d.插入电平转换器带来地问题就是在某些电压跨度更大地接口处需要专用地电平转换器，此类接口地建立保持时间验证也会变的非常复杂。
三、多电压域设计举例
在下图的设计中一共有三个工作频率，分别为300、250、400MHz，由于单元的延迟与供电电压成相反关系，即供电电压越高，单元的延迟越小。因此为了满足时序的要求，对于工作频率高的模块，使用供电电压高的电源，以降低时序路径中单元的延迟，从而降低整条时序路径的延迟。使用多电压技术，版图设计时，要产生多个电压区域(Voltage Area)，把供电不同的模块，分配到不同的电压区域。
论文基于28nm的处理器低功耗设计与实现 - 中国知网 (cnki.net)总给出了基于UPF实现多电压技术的具体过程，此处不再赘述。
