摘要： 如果是带有的 参数不需要本模块以外的部分修改 ，则调用模块时不需要考虑参数；如果我们希望能够在 本模块以外修改参数 ，则参数调用通常有两种方法，如下代码： 1、module_name ( parameter1, parameter2) inst_name( port_map); 2、module_n 阅读全文

摘要： 在verilog中，所有的端口隐含地声明wire类型；如果输出类型的端口需要保存数值，则必须将其显式地声明为reg数据类型。 不能将input和inout类型的端口声明为reg数据类型，因为reg类型的变量是用于保存数值的，而输入端口只反映与其相连的外部信号的变化。 在verilog中，有两种端口声 阅读全文

摘要： 1、环境变量PATH 程序 是由操作系统执行 是吧！要执行程序，你的找到它吧，这就是 PATH 环境变量做的事。 比如 win下 PATH 中的路径，是指在DOS下，你可以直接输入一个可执行文件的名字，它就能就行了。否则，就要先 cd 到那个可执行文件所在的目录下，之后才能在DOS直接输入名字运行。 阅读全文

摘要： 我们上一篇文章讲述了RISC_CPU的结构，但是要验证RISC_CPU能否正确工作，还需要一些外围电路来提供ROM（测试程序），RAM（装载数据）以及地址译码器。下面我们将一一做介绍。 1、RISC_CPU寻址方式和指令系统 RISC_CPU的一条指令有16位，其中前3位是指令opcode，后13位 阅读全文

摘要： 采用Top Down设计方法，深入理解CPU的运作原理，本文参照夏宇闻老师的《Verilog 数字系统设计教程》，并做了相应的修改。仿真工具采用Mentor公司的ModelSim。 1、CPU概述 CPU（Central Processing Unit） ，即中央处理单元。它必须能够与读取外部的指令 阅读全文

摘要： FIFO即First In First Out，是一种先进先出数据存储、缓冲器，我们知道一般的存储器是用外部的读写地址来进行读写，而FIFO这种存储器的结构并不需要外部的读写地址而是通过自动的加一操作来控制读写，这也就决定了FIFO只能顺序的读写数据。下面我们就介绍一下 同步FIFO和异步FIFO 阅读全文