摘要： 先从SystemVerilog的语法说起 我们先来看一个简单的例子： bird是一个基类 class bird; bit [3:0] src =0; bit [3:0] drc = 1; virtual task exec_task(); $display("in bird"); endtask e 阅读全文

摘要： 在UVM的框架中，我们经常看到sequence的body()函数中，经常有`uvm_do这个宏，其实这个宏里面就包含了跟driver的交互所有细节，本章节就从uvm_do说起。 `uvm_do相关的宏 本质上就是uvm_do_on_pri_with() uvm_do(args): args可以为se 阅读全文