摘要： 所有的数据交换和控制同步被称为 线程间的通信（IPC）。 在SystemVerilog中可以使用 事件、旗语和信箱 来完成。 7.3 事件 在Verilog中，@操作符是边沿敏感的，它总是阻塞着，等待着事件的变化。 其他的线程可以通过 操作符来触发事件。 SystemVerilog引入了 trigg 阅读全文

摘要： 通过Verilog去模拟硬件电路的活动，时序逻辑通过时钟沿来激活，组合逻辑的输出则随着输入的变化而变化。所有的这些并发活动在Verilog的寄存器传输级描述中都是通过initial和always块语句、实例化和连续赋值语句来模拟的。测试平台使用许多并发的进程对RTL级进行描述。在测试平台里，大多数语 阅读全文