随笔分类 -  HSSIO

摘要:输入输出时钟频率,input 322.265625Mhz, output 312.5Mhz 对于使用MMCM与PLL的不同情况,虽然输入输出频率是一样的,但是,分/倍频系数是不同的,不能使用同一套参数(M/D/O)。 原因:VCO不一致。这个应该是vivado工具计算出来的输出时钟jitter最小的 阅读全文
posted @ 2022-12-21 17:51 xmzhou 阅读(454) 评论(0) 推荐(0) 编辑
摘要:在HR bank/HD bank中,支持LVDS的bank使用VCCO 3.3v供电,仅仅需要对端给过来的信号,满足标准的LVDS差模电压/共模电压的标准即可。如下截图: 限制: 仅能作为input使用,无法作为output。 应用: 硬件上该bank VCCO接3.3V电压,实际vivado中IO 阅读全文
posted @ 2022-06-06 18:41 xmzhou 阅读(1681) 评论(0) 推荐(0) 编辑
摘要:测试现象:(单板A板载7A series,单板B板载7K series) 1. 单板A板载2个type C接口,通过线缆自环,GTP near-end loopback, OK. 2. 2块单板A,使用线缆通过type C接口互联,GTP far-end loopback, OK. 3. 单板B板载 阅读全文
posted @ 2022-04-12 10:40 xmzhou 阅读(105) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示