摘要： 内容组织 1.建立工程 2.插入及配置核 2.1运行Synthesize 2.2新建cdc文件 2.3 ILA核的配置 3. Implement and generate programming file 4.利用Analyzer观察信号波形 4.1连接器件 4.2下载配置fpga 4.3载入信号端 阅读全文

摘要： 首先我们要理解两种变量类型 Net Type（连线型）和 Register Type （寄存器型）： Net Type（连线型），从名字上理解就是“导线”呗，导线的这头和导线的另一头始终是直接连通的，这头是什么值，那头就是什么值，所以输出随着输入随时变化的。连线型中 wire 最常见。 Regist 阅读全文

摘要： 一.ISE实现的步骤 在综合之后，我们开始启动FPGA在ISE中的实现过程，整个过程包括以下几个步骤： 1.Translate - 将输入的网表文件和约束文件整合后输出到一个Xilinx私有的通用数据库 文件（Native Generic Database,NGD）中。 2.MAP - 将设计映射到 阅读全文

摘要： (1) 数据的缓冲。如模型图所示，如果数据的写入速率高，但间隔大，且会有突发;读出速率小，但相对均匀。则通过设置相应深度的FIFO，可以起到数据暂存的功能，且能够使后续处理流程平滑，避免前级突发时，后级来不及处理而丢弃数据。 (2) 时钟域的隔离。对于不同时钟域的数据传递，则数据可以通过FIFO进行 阅读全文

摘要： always语句包括的所有行为语句构成了一个always语句块。该always语句块从仿真0时刻开始执行其中的行为语句；最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。比如大家熟知的时间信号发生，每 阅读全文

摘要： VGA 显示器扫描方式从屏幕左上角一点开始，从左像右逐点扫描，每扫描完一行,电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行同步；当扫描完所有的行，形成一帧，用场同步信号进行场同步，并使扫描回到屏幕左上方，同时进行场消隐,开始下一帧。完成一行扫描 阅读全文