会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
博客园
首页
新随笔
联系
管理
订阅
2018年3月26日
FPGA学习之路——PLL的使用
摘要: 锁相环(PLL)主要用于频率综合,使用一个 PLL 可以从一个输入时钟信号生成多个时钟信号。 PLL 内部的功能框图如下图所示: 在ISE中新建一个PLL的IP核,设置四个输出时钟,分别为25MHz、50MHz、75MHz和100MHz,配置如图所示: 之后,再在程序中例化IP核,程序设计如下: 仿
阅读全文
posted @ 2018-03-26 12:36 行舟人
阅读(10444)
评论(0)
推荐(0)
编辑
公告