苯苯的小木屋

摘要： 算法导论-4-2 找出所缺的整数、算法导论-4-6 VLSI芯片测试 阅读全文

摘要： 课上讨论了很多问题，诸如算法设计与分析是一门关注于性能的课程，现在有很多东西比性能重要，比如：安全、成本、可扩展性、稳定性、用户友好、模块化、功能性、特性。那么，为什么算法依然重要呢？ 首先,算法具有创造性，可以实现从无到有的过程。 其次，算法就如同显示生活中“货币”一样。相对于钱币，我们更需要水和食物，但是水和食物需要用钱来交换。性能和其他的关系也是如此，比如，我们会牺牲两（虚指）倍的性能去交换安全，用户友好等等其他的。 一个非常优秀的思路：忽略机器相关的常数变量以及更加关注与成本增长趋势。 这句话的深层含义还没有理解透彻，只是有种模糊的认识，先这样吧，把这个问题放进背包里面，继... 阅读全文

摘要： 前一阵子，实验室老师个了个小命题，就是如何提取一段AVI视频中的图片，或者说视频帧的提取。虽然是第一次接触OPENCV，可是做起来也是不难的，自己的代码就不拿出来了，写的很乱，网上的这个代码比较不错，为了说明我们的主题，姑且拿这段代码做个试验。#include #include #include #include #include #define NUM_FRAME 5591 //只处理前300帧，根据视频帧数可修改int frameH;int frameW; int fps;int numFrames;void Video_to_image(char* filename){ printf(& 阅读全文

摘要： 原文链接 ： http://hi.baidu.com/jsj09/item/db6d7a0ee4de31db72e6767d在Windows7下安装Visual C++ 6.0后，遇到一个致命的问题打开文件的时候出现异常而导致VC6崩溃，如下图所示：微软针对这个问题发布了一个补丁，原补丁是未编译的VC6工程，见附件filetool_未编译.zip，大家可以手动编译一下。为了方便使用，我在附件里还提供了一个已编译的版本FileTool.dll_已编译.zip 本站提供下载：filetool.rar大家不管是自行编译也好，还是下载提供的已编译的FileTool.dll，使用方法都一样：1.把Fi. 阅读全文

摘要： 由于实验室需要，今天重新安装了一下VC6，结果在安装VC6LineNumberAddin是出现了一些问题。安装这个插件的目的是可以在编写代码时候，自动显示行号。。。。。唉，用习惯了VS2010，对自动显示行号早就习以为常了。。。。。最让人讨厌的就是Unable to register this add-in because its DllRegisterServer returns an error。然后百般搜索，我得到了下面这个解决方案，我是通过 设置 MSDEV.exe文件，右键-->"属性"-->"兼容性"-->"以管理 阅读全文

摘要： 我们在用ModelSim进行波形仿真的时候，有时候可能需要查看代码中定义的信号的波形，但是ModelSim默认不给出，怎么办呢？用列子说明吧。这是一般的结果，现在我想查看代码中定义的PC波形。就可以这样，现在左边窗口选中一个，然后，在中间窗口找到需要的信号，如PC；再把PC拖到右边的窗口（在PC上按住左键不放，哦哦）。接下来，这样：点击黑色框的按钮，再点击红色框的按钮；第三部点击黄色框的按钮，最后根据需要与否决定是否点击绿色框的放大按钮。至此，大功告成。。。。 阅读全文

摘要： 话不多说，时间不多了；View Code 1 ---------------------------------------------------------------------------------- 2 -- Company: 3 -- Engineer: 4 -- 5 -- Create Date: 22:00:31 11/08/2012 6 -- Design Name: 7 -- Module Name: Get_IR - Behavioral 8 -- Project Name: 9 -- Target Devices: 10 -- Tool v... 阅读全文

摘要： 刚刚配置好xilinx环境，运行第一个代码，结果编译的时候提示“# ** Error: (vcom-19) Failed to access library 'unisim' at "D:/Model/win32xoem/../xilinx/vhdl/unisim".# No such file or directory.”反正自己不会，就上网查了一下，下面给出查到的解决方案：在modelsim里file菜单下new中选library，将名字改为unisim这个时候面板上可以看到unisim这个库然后选择compile菜单中的compile，弹出一个窗口，最 阅读全文

摘要： 这学期开的一门课--《计算机设计与实践》。自主设计CPU，用VHDL语言模拟。今晚开始做，由于长期不写VHDL代码了，就一个时钟模块居然错了这么多，唉。先附上调试正确的代码吧。View Code首先提醒注意的是那个 port的语法格式；其次，if..then...elsif..then，这个语句我犯了一个不太明显的错误，就是我把elsif 写出了else if 结果编译器总是报错“Line 56. parse error, unexpected PROCESS, expecting IF”。其次，在这条语句之后别忘了加上end if；同样的有case语句的使用，也务必在使用结束时加上end c 阅读全文