会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
xlicool
博客园
首页
新随笔
联系
订阅
管理
2022年10月22日
Xilinx Zynq 配置UARTLITE驱动
摘要: 介绍 AXI 通用异步串行总线收发器 (UART) Lite 核可以实现基于AMBA AXI 接口的UART收发,且这个软核基于AXI Lite总线接口设计。 硬件特性 用于寄存器访问核数据传输的AXI4-Lite 接口 全双工 16字符深度的收发FIFO 字符宽度可配置为5-8比特 可配置的奇偶校
阅读全文
posted @ 2022-10-22 15:49 一只小毛驴~
阅读(1816)
评论(0)
推荐(0)
编辑
公告