保存电容影响dram 单元保存时间(retention time)波动的主要原因
本文纯属个人见解,是对前面学习的总结,如有描述不正确的地方还请高手指正~
原文地址:http://phys.org/news8896.html
尔必达公司的Hitachi, Ltd.,宣布他们已找到影响dram 单元保存时光(retention time)稳定的主要原因--三极管pn结泄漏电流的稳定。由于Dram的功耗受保存时光
的影响很大,所以确定影响保存时光的要素,对下降dram功耗非常重要。
一个Dram单元有一个三极管和一个电容构成。dram单元的写操纵是通过对电容的充电,来完成,充电是通过 通路状态的三极管完成。然而在保存时光段(retention period),
三极管是处于断路(off-state)状态。Dram单元的保存时光是受电容的电荷泄漏限制的,电荷泄漏是通过从电容到断路的三极管通道 或/和 pn结发生的/
文章结束给大家分享下程序员的一些笑话语录:
看到有人回帖“不顶不是中国人”,他的本意是想让帖子沉了。