摘要： Verilog 大小写敏感，且所有关键字都是小写 1 寄存器 register = storage，是数据存储单元的抽象，可视为能够存储数值的变量 (variable that can hold value) 关键字 reg; 缺省值 x; 2 网络连接 net = connection, 表示寄存 阅读全文