2016年1月29日
Verilog (二) multiplexer and decoder
摘要： 1 mutiplexer 数据选择器 1) one-bit wide 2-1 mux 2) 4-1 mux 3) two-bit wide 8-1 mux (case statement) 2 decoder 解码器/译码器 n 个输入 => 2n 个输出 1) 3-8 binary decoder 阅读全文
posted @ 2016-01-29 06:51 飞鸢逐浪 阅读(1638) 评论(0) 推荐(0) 编辑