随笔 - 54
文章 - 0
评论 - 45
阅读 -
45万
随笔分类 - 逻辑设计
Verilog 基础回顾 (一)
摘要：Verilog 大小写敏感，且所有关键字都是小写 1 寄存器 register = storage，是数据存储单元的抽象，可视为能够存储数值的变量 (variable that can hold value) 关键字 reg; 缺省值 x; 2 网络连接 net = connection, 表示寄存
阅读全文
Linux 之 目录和文件
摘要：1 初识 1.1 终端 打开终端 Ctrl + Alt + F1 ~ F6 图形界面: Ctrl + Alt + F7 1.2 命令 1) 一般 date; cal - calendar; bc - binary calculator (quit 退出计算器; scale = number 结果输出
阅读全文
数字电路 之 上拉电阻
摘要：1 逻辑电平 数字电路中，并没有严格数学意义上的 1 和 0，只有不同的电压值。 通常定义不同的 电压值范围，来表示“逻辑 1” 和 “逻辑 0”， 如下所示： 2 上拉电阻 2.1 定义 实际电路中，尤其是在单片机和一些数字逻辑器件中，常用 上拉电阻来 连接开关或按钮，表示输入的逻辑状态(1 或
阅读全文
Linux 之 vi 命令
摘要：1 步骤 1) vi test.txt 进入一般模式 2) i 进入编辑模式，输入内容 3) Esc 回到一般模式 4) :wq 存储后退出 2 编辑模式 [i] 光标处插入, 已有文字则向后退 [I] 光标行的第一个非空字符处插入 [a] 光标的下一个字符处开始插入 [A] 光标行的最后一个字符处
阅读全文
I2C 总线协议
摘要：摘自 <<I2C-bus specification and user manual>> Rev. 6 -- 4 April 2014 1 features 1) two bus lines: SCL, SDA 2) each device is software addressable 3) mu
阅读全文
Verilog (二) multiplexer and decoder
摘要：1 mutiplexer 数据选择器 1) one-bit wide 2-1 mux 2) 4-1 mux 3) two-bit wide 8-1 mux (case statement) 2 decoder 解码器/译码器 n 个输入 => 2n 个输出 1) 3-8 binary decoder
阅读全文
有限状态机HDL模板
摘要：逻辑设计, 顾名思义, 只要理清了 逻辑 和 时序, 剩下的设计只是做填空题而已。 下面给出了有限状态机的标准设计，分别为 VHDL 和 Verilog 代码 1 有限状态机 2 VHDL模板一 3 Verilog模板一 参考资料： <Circuit Design with VHDL> chapte
阅读全文
