05 2023 档案

ALLEGRO更新DRC检查
摘要：设置DRC规则 所有规则，都在规则管理器里面设置。 DRC时，检查的项目都是根据规则管理器的约定来的。 所以，布线前或查看DRC前，都需要先确认规则管理器中设置了所有规则。 在规则管理器里面，将该设置的规则(e.g. 线宽，间距)都设置上。不知道的规则就用默认的。 设置分析模式 虽然规则已经设置好， 阅读全文
posted @ 2023-05-24 16:59 花小宝宝 阅读(2282) 评论(0) 推荐(0)
allegro忽略DRC和重新显示已忽略DRC
摘要：忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板2.分批处理DRC，隐藏当前暂时不进行解决的DRC，使得界面更清晰 1.仅忽略单个DRC警告 光标移至需要隐藏的DRC处右键 点击waive DRC 点击OK即可忽略该DRC错误并隐藏其显示。 2.重新显示已忽略 阅读全文
posted @ 2023-05-24 15:13 花小宝宝 阅读(2891) 评论(0) 推荐(0)
ALLEGRO建立等长规则并设定了等长目标线，但是进度条却不变绿色
摘要：1.下面设定了等长规则，也设定了TARGET等长目标线，后面的进度条却不变颜色 2， 3.再回到CM里打开规则管理器的开关 阅读全文
posted @ 2023-05-24 11:02 花小宝宝 阅读(1799) 评论(0) 推荐(0)
ALLEGRO保存文件时提示被锁定了，但实际上是没有人为的设置密码，要怎么解锁呢？
摘要：如果以上方法不行那就点下面这个再试试 还有一个点需要注意，在PCB文件夹下面会有一个LCK的文件，把这个文件删了就能正常保存了 3.这里做个说明 阅读全文
posted @ 2023-05-16 18:23 花小宝宝 阅读(2387) 评论(0) 推荐(0)
ALLEGRO中间有排阻怎么设置等长
摘要：1 此时添加PIN-PINR，这里是以LVDS为例 除了这个方法也可以用模型添加法去添加 阅读全文
posted @ 2023-05-16 16:15 花小宝宝 阅读(738) 评论(0) 推荐(0)
ALLEGRO创建Match Group,目的是为了做等长
摘要：以上的ddr-0-7的低八位数据已经创建了Match Group等长规则，下面图片里是设置需要控制的长度值 这里设置等长的值，一般设置10MIL,0.254mm 阅读全文
posted @ 2023-05-16 15:27 花小宝宝 阅读(725) 评论(0) 推荐(0)
ALLEGRO演示AICC走线，就是自动把走线转换为弧形
摘要： 阅读全文
posted @ 2023-05-16 14:18 花小宝宝 阅读(134) 评论(0) 推荐(0)
ALLEGRO用COP命令复制无属性过孔时自动添加过孔为GND网络或者其它电源网络
摘要：1，COPY命令复制无属性的过孔步骤，下面FIND面板选择过孔，右边Options里的Retain net of vias里勾去掉，如果要跟网络一起复制就勾上 按照图1里的操作，是无属性的过孔复制，但实际复制后是图2 里的样子，过孔自动带了VCC3V3的网络，其实是因其它层有Shape铺铜VCC3V 阅读全文
posted @ 2023-05-10 18:52 花小宝宝 阅读(2241) 评论(0) 推荐(0)
allegro16.6设置使VIA打在PAD上不提示DRC
摘要：allegro中任何一个DRC都可以通过show这个DRC的信息来解决问题，从DRC中会显示这个报错的原因已经是哪一类型的详细错误！ 这里是以VIA打在PAD上不提示DRC举例 1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:An 阅读全文
posted @ 2023-05-10 11:09 花小宝宝 阅读(1816) 评论(0) 推荐(0)
Cadence Allegro如何设置撤销步数？
摘要：Cadence Allegro如何设置撤销步数？1、打开Setup—User preferences，如下图所示： 2、 点击打开Ui文件夹中的Undo的子文件夹，在max_undo_memory文本框修改undo次数，如下图所示： 阅读全文
posted @ 2023-05-09 09:47 花小宝宝 阅读(483) 评论(0) 推荐(0)
Allegro中Copy时候注意网络属性！
摘要：复制过孔与走线的时候需要注意的点是带网络和不带网络的区别 阅读全文
posted @ 2023-05-08 17:29 花小宝宝 阅读(190) 评论(0) 推荐(0)