摘要： module qam64(x,out,clk,clk1,rst);input x,clk,clk1,rst;output [18:0] out;reg [2:0] count;reg [5:0] reg1,reg2;reg [18:0] ssig,csig;reg [15:0] sine;reg [ 阅读全文

摘要： module liushuideng( clk,rst_n,led_0,sw1_n,sw2_n,sw3_n);input clk; //时钟信号，50MHZinput rst_n; //复位信号，低电平有效input sw1_n,sw2_n,sw3_n; //三个独立按键，低表示按下output[3 阅读全文

摘要： 按键仿真模型 `timescale 1ns/1ns //仿真模型的建立module key_model(press,key); output reg key; input press; initial begin key = 1'b1; end always@(posedge press) key_ 阅读全文