摘要:在数字电路设计中,模块的运行时钟切换时,需要考虑到是否会产生glitch,小小的glitch有可能导致电路运行的错误。所以时钟切换时需要特别的处理。 下面是收集的几种无毛刺的时钟切换电路。 1. openMSP430 ipcore中的时钟切换电路 (来源:OpenCore) `timescale 1
阅读全文
posted @ 2017-05-31 15:07
|
||
05 2017 档案
摘要:在数字电路设计中,模块的运行时钟切换时,需要考虑到是否会产生glitch,小小的glitch有可能导致电路运行的错误。所以时钟切换时需要特别的处理。 下面是收集的几种无毛刺的时钟切换电路。 1. openMSP430 ipcore中的时钟切换电路 (来源:OpenCore) `timescale 1
阅读全文
posted @ 2017-05-31 15:07
摘要:1. 在_vimrc文件末尾添加: 2. 修改Vim\vim73下的filetype.vim文件,在末尾加入: 3. 将systemverilog.vim文件放入以下文件夹: :Vim\vimfiles\syntax systemverilog.vim文件内容
阅读全文
posted @ 2017-05-30 15:55
|
||