在生成的IP核文件夹下,有一个testbench文件夹,里面包含了一个example测试激励和DDR2仿真模型。
如下
20 -rw-r--r-- 1 Administrator 197121 17128 9月 8 15:41 alt_ddr2_ip_example_top_tb.v
20 -rw-r--r-- 1 Administrator 197121 17128 9月 8 15:41 alt_ddr2_ip_example_top_tb.v.tmp
28 -rw-r--r-- 1 Administrator 197121 25217 9月 8 15:41 alt_ddr2_ip_full_mem_model.v
28 -rw-r--r-- 1 Administrator 197121 25539 9月 8 15:41 alt_ddr2_ip_mem_model.v
在挑用modelsim仿真时,除了编译所有生成的verilog文件和vhdl文件,还需要编译如下几个altera的仿真库文件
$ ll
total 6100
-rw-r--r-- 1 Administrator 197121 243144 9月 8 15:16 220model.v
-rw-r--r-- 1 Administrator 197121 2335095 9月 8 15:16 altera_mf.v
-rw-r--r-- 1 Administrator 197121 36404 9月 8 15:16 altera_primitives.v
-rw-r--r-- 1 Administrator 197121 261025 9月 8 15:16 cycloneiii_atoms.v
-rw-r--r-- 1 Administrator 197121 3329040 9月 8 15:16 cycloneiv_hssi_atoms.v
-rw-r--r-- 1 Administrator 197121 31314 9月 8 15:16 sgate.v
如果modelsim已经编译了Quartus的仿真库,不需要编译上面的文件,直接加载相应的库即可。需要加载的库如下:
vsim -l vsim.log -novopt +notimingcheck
-L altera_mf_ver \
-L lpm_ver \
-L sgate_ver \
-L cycloneiii_ver \
-L altera_ver \
work.$tbench
vhdl文件的编译需要用vcom命令:vlog.f是verilog文件列表,vcom.f是VHDL文件列表。
vlog -work work -sv -incr -93 -f vlog.f
vcom -work work -f vcom.f
仿真波形截图
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】凌霞软件回馈社区,博客园 & 1Panel & Halo 联合会员上线
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步
· Linux glibc自带哈希表的用例及性能测试
· 深入理解 Mybatis 分库分表执行原理
· 如何打造一个高并发系统?
· .NET Core GC压缩(compact_phase)底层原理浅谈
· 现代计算机视觉入门之:什么是图片特征编码
· 手把手教你在本地部署DeepSeek R1,搭建web-ui ,建议收藏!
· Spring AI + Ollama 实现 deepseek-r1 的API服务和调用
· 数据库服务器 SQL Server 版本升级公告
· C#/.NET/.NET Core技术前沿周刊 | 第 23 期(2025年1.20-1.26)
· 程序员常用高效实用工具推荐,办公效率提升利器!