计算机组成原理（期末版）
1.三个周期
指令周期：一条机器指令执行所需的时间（由若干个机器周期来表示）
机器周期：完成一个规定操作所用的时间（如读写一次存储器等操作所需要的时间）
时钟周期：（又称节拍脉冲）
- 时钟周期是计算机系统中用来衡量处理器执行指令或完成一个操作所需时间的概念。它表示在处理器内部的时钟信号完成一个完整的周期所需的时间。
- 时钟周期是用来衡量处理器执行指令的速度和性能的重要参数之一
2.五个指定操作
命令组合：它作为 CPU 内部的控制信息，通常不提供给使用者，对程序员不是透明的
微命令：
- 构成控制信号序列的最小单位称为微命令，又称为微信号。通常是指那些直接作用于部件或控制门电路的命令。如复位控制脉冲等。（门电路是起开关作用集成电路，它规定了各个输入信号之间满足某种逻辑关系时，才有信号输出，即一个开关作用，由于开放的条件不同，而分为与或非等）。
微操作：由微命令控制实现的最基本的操作称为微操作，如开门，关门等。
微周期：从控制存储器中读取一条微指令并执行相应操作说需要的时间。
微程序：一系列微指令的有序集合称为微程序，用来解释执行机器指令
机器指令：提供给使用者编制程序的基本单位，它表明 CPU 所能完成的基本功能。（程序员）。
程序员指令：
- 程序员指令通常是指针对高级编程语言或汇编语言的指令，这些指令由程序员编写并通过编译器或汇编器转换为机器指令。
微指令：
- 为实现机器指令中一部操作的微命令组合，它作为 CPU 内部的控制信息， 通常不提供给使用者，对程序员可以是透明的。
程序员指令 -> 机器指令 -> 微程序 -> 微指令 -> 微命令 -> 微操作
人 -> 指令周期 -> 机器周期 -> 时钟周期
总结：
- 机器指令：微程序 = 1：1
- 微程序：微指令 = 1：n
- 微命令与微操作一 一对应
- 指令周期：机器周期 = 1：n
- 机器周期：时钟周期 = 1：n
- 衡量 CPU 好坏：指令周期 ；和 CPU 密切相关：时钟周期
3.补码计算
-127 = 1000 0001
-1 = 1111 1111
-128 = 1000 0000
5. 中断、DMA 芯片，中文名，双端口芯片型号
中断芯片：8259（8259 中断控制器）
- 概念：在计算机运行过程中，如果发生某种随机事态，CPU 将暂停执行现行程序，转向去执行中断处理程序，为该随机事态服务，并在服务完毕后自动恢复原程序的执行。
DMA 芯片：8237（8237 DMA 控制器）
DMA：直接存储器访问
- 概念：依靠硬件直接在主存与外部设备之间进行数据传输，在数据的 IO 传输过程中不需要 CPU 执行程序来干预。
- 直接存储器访问(DMA)意味着在主存储器与 I/O 设备之间有直接的数据传输通路，不必经过 CPU，也称为数据直传。也就是说，输入设备的数据可经系统数据总线直接输入到主存储器；而主存中的数据可经数据总线直接输出给输出设备，所以也称为直接存储器存取。
双端口芯片型号：LDT 7132
4. 静态 RAM 中文名，动态 RAM
静态 RAM：（SRAM）静态随机存取存储器
动态 RAM：（DRAM）动态随机存取存储器
6. 冯诺依曼结构
- 计算机硬件系统由五大部件（存储器、运算器、控制器、输入设备、输出设备）
- 计算机中采用二进制形式表示信息（数据、指令）
- 采用存储程序的工作方式------最为核心的思想
7. 汉字三码
（1）汉字输入码：
- 拼音码、字形码、音形码、联想功能等方案
- 产生的输入码需要借助输入码与内部码的对照表（称为输入字典），才能转换成便于计算机处理的内部码
（2）汉字内部码
- 汉字内部码简称内码，是计算机内部存储、处理、传输用的代码
（3）汉字交换码
- 2 字节构成汉字字符编码
8. 组合逻辑，微程序，输出
（1） 取指周期：（FT）
- 从 M 取出指令并译码，修改 PC，取指结束时，按操作码和寻址方式(R/非 R 寻址) 转相应工作周期。
（2）源周期：（ST）
- 按寻址方式(非 R 寻址)形成源地址，从 M 取出源操作数，暂存于 C。
（3）目的周期（DT）
- 按寻址方式(非 R 寻址)形成目的地址，或从 M 取出目的操作数，暂存于 D。
（4）执行周期（ET）
- 按操作码完成相应操作(传送、运算、取转移地址送入 PC、返回地址压栈保存)；后续指令地址送入 MAR。
（5）中断周期（IT）
- IT 指 CPU 响应中断请求后，到执行中断服务程序前。关中断、保存断点和PSW、转服务程序入口。
（6）DMA 周期（DMAT）
- DMAT 指 CPU 响应 DMA 请求后，到完成一次数据传送的时间。
- DMA控制器接管总线权，控制数据直传。
9. 一维数组、二维数组寻址方式
一维数组：变址寻址
二维数组：基变址寻址
变址寻址：
- 指令中分别给出一个寄存器号和一个形式地址，寄存器中的内容作为偏移量，形式地址作为基准地址，将基准地址和偏移量相加得到操作数的有效地址，再按此地址访问主存，读取操作数
基址寻址：
- 指令中分别给出一个寄存器号和一个形式地址，寄存器中的内容作为基准地址，形式地址作为偏移量，将基准地址和偏移量相加得到操作数的有效地址，再按此地址访问主存，读取操作数
联系：
因为在编程中，程序员也不知道目标程序会放在主存哪段区域，所以基址寻址
南桥北桥分别负责什么
北桥芯片组：
- 主要承担内存控制、视频控制和与 CPU 的交互
南桥芯片组：
- 负责控制外部设备的输入输出，如键盘、鼠标、硬盘、网络设备等
- 还承担 BIOS 的管理任务
联系：
南桥与北桥之间通过 DMI 即直接媒体接口标准的总线相互连接，形成“CPU-北桥-南桥-外设”模式的信息传输与控制架构
CPU 综合性能
五大因素：
- CPU 的主频
- 是指 CPU 内核的工作频率
- 平均每秒执行的指令数 IPS
- 平均每条指令的时钟周期数 CPI
- 每秒执行定点/浮点运算的次数
- CPU 的功耗
ASCII 码中文名称，表示的字符数
ASCII 中文名称：美国信息交换标准代码
表示的字符数：128
每个寄存器名称，IR 核心是什么，中文名称
（1）指令寄存器（IR）
- 用来存放当前正在执行的指令，它的输出包括操作码信息、地址信息等，是产生微命令的主要依据。
（2）程序计数器（PC）
- 用来指示指令在存储器中的存放位置
（3）程序状态字寄存器（PSW）
- 用来记录现行程序的运行状态和指示程序的工作方式
（4）地址寄存器（MAR）
- 存放目标单元的地址
（5）数据缓冲寄存器（MDR）
- 用来存放 CPU 与主存之间交换的数据
（6）堆栈指针寄存器（SP）
- 保存堆栈的栈顶单元地址
标志寄存器 PSW 是一个 16 为的寄存器。它反映了 CPU 运算的状态特征并且存放某些控制标志。8086 使用了 16 位中的 9 位，包括 6 个状态标志位和3个控制标志位。
-
CF(进位标志位)：当执行一个加法（减法）运算时，最高位产生进位（或借位）时，CF 为1，否则为0。
-
ZF 零标志位：若当前的运算结果为零，则 ZF 为1，否则为0。
-
SF 符号标志位：该标志位与运算结果的最高位相同。即运算结果为负，则 SF 为1，否则为0。
-
OF 溢出标志位：若运算结果超出机器能够表示的范围称为溢出，此时 OF 为1，否则为0。判断是否溢出的方法是：进行二进制运算时，最高位的进位值与次高位的进位值进行异或运算，若运算结果为1则表示溢出 OF=1，否则 OF=0
-
PF 奇偶标志：当运算结果的最低16位中含1的个数为偶数则 PF=1否则 PF=0
微程序 -->微操作
高速 Cache 位于哪儿，作用是什么
作用：
- 为了加快数据访问速度，提高计算机的性能，解决 CPU 和主存速度不匹配的而采用的一项技术，使访问主存的平均速度接近于访问 Cache 的速度。
位置：
- 是介于中央处理器和主存储器之间的高速小容量存储器。
- 它是位于 CPU 与内存间的一种容量较小但速度很高的存储器
存放：
- 高速缓存存放的是 CPU 最近要使用的程序和数据，作为主存中当前活跃信息的副本
中文名：高速缓冲存储器
双端口冲突原因是什么，端口是否独立
原因：
- 当两个端口同时存取同一存储单元时，会发生端口间的读写冲突（4. PPT）
解决方案：
- 设置 BUSY 标志，采用仲裁逻辑，由芯片上的判断逻辑决定由哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口
独立与否：
- 在双端口模式下，两个端口完全独立，控制器提供两组 PCI-E 接口的端口寄存器，包括端口控制，端口状态，时钟状态寄存器。 由于存储设备是独立供电的，每一个 server 完全独立于另一个 server 实现上电或者下电，互不影响
机器数，真值是什么->对应哪些码，C 语言中用的是什么码，补码，原码优缺点，加减乘除用什么，最后为啥统一补码
机器数：在计算机内部使用的，连同数符一起数字化的数称为机器数
真值：往往正负号加绝对值表示数值，用这种形式表示的数值为真值
堆栈指向栈顶还是栈底
堆栈指针总是指向栈顶元素。 堆栈可以使向下生长的（向低地址），也可以是向上生长的。 如果堆栈是向上生长的，数据入栈的时候，堆栈指针先加1，再压栈。 出栈的时候先弹出数据，堆栈指针再减1
显示器型号、接口
型号
教材 P 397
（1）CRT 显示器
- CRT 显示器是一种使用阴极射线管的显示设备，阴极射线管主要为 5 部分组成：电子枪、偏转线圈、荫罩，荧光粉层、玻璃外壳。
（2）LCD 显示器：
- LCD 显示器俗称液晶显示器。
- 工作原理：在显示器内部有很多液晶粒子，它们有规律的排列成一定的形状，并且每面的颜色都不同，分为红色、绿色和蓝色
- 优缺点：优点是辐射小，体积小，缺点是色彩不如 CRT 显示器丰富，可视角度不如 CRT 显示器广。
（3）LED 显示器
- LED 即发光二极管，LED 显示屏是一种通过控制半导体发光二极管来显示信息的设备
（4）PDP 显示器
- PDP 即等离子显示器，是一种采用等离子平面的屏幕技术的新一代显示设备
接口
p 411
（1）VGA 接口
（2）XGA 接口
（3）DVI 接口
（4）HDMI 接口
（5）DisplayPort 接口
（6）ADC 接口
总线分类，按不同的种类分，定义不同（以 PPT 为准）
（1）按功能分类
- 内总线 局部总线 系统总线 外总线
（2）按数据传送格式分类
- 并行总线 串行总线
（3）按时序控制方式分类
- 同步总线 异步总线
存储器的首要特性是什么（容量，速率......）
存储器最基本的要求是：存储容量大、存取速率快、成本价格低（教材 P 234）
教材 P 241
首要特性：存储容量
其他重要特性：（与存取速率有关）
- 存取时间
- 从存储器接收到读（或写）申请命令到从存储器读出（或写入）信息所需的时间称为存储器访问时间
- 存取周期
- 存储器连续两次完整的存取操作所需的最小时间间隔
- 数据传输率
- 指单位时间内可向存储器中写入或从存储器中读出数据的数量，一般也可称为存储器的传输带宽。
动态与静态存储器各自的优缺点
PPT 4.1
静态存储器：利用双稳态触发器的两个稳定状态存储信息，信息容易失去
动态存储器：依靠电容上的电荷暂存信息
主存一般使用动态存储器，高速 Cache 一般使用静态存储器，因为静态存取速率高
动态（P 230）
动态、静态（P 239）
P 242
半导体存储器分为双极型和 MOS 型两大类
- 双极型：工作速度快、但功耗大、集成度低、适合较小容量的快速存储器
- MOS 型：集成度高、功耗更小，价格低，因而成为半导体存储领域的一种主流类型
（ 这个参照的 GPT）
动态存储器 ：
优点：
- 密度高： DRAM芯片相对较小，能够存储大量的数据，因此可以实现高密度的内存。
- 成本较低： 相对于同等容量的静态存储器（SRAM），DRAM的成本较低，这使得它成为大容量内存的经济选择。
- 电力消耗较低： DRAM仅在读取和写入时才需要刷新，因此相对较少的功耗。
缺点：
- 访问速度相对较慢： DRAM的访问速度较慢，因为它需要定期刷新，并且存在读取后需要重新写入的开销。
- 不稳定： 由于需要定期刷新，DRAM对外部噪声和干扰比较敏感，可能导致数据的不稳定性。
静态存储器
优点：
- 访问速度快： SRAM的访问速度较快，因为它不需要定期刷新，并且数据可以直接在存储器中保持而无需重新写入。
- 稳定： 由于不需要刷新，SRAM相对较不容易受到外部噪声的干扰。
缺点：
- 密度低： 相同容量的SRAM芯片通常比DRAM芯片更大，因此不能实现像DRAM那样的高密度存储。
- 成本较高： 由于其较大的物理尺寸和制造复杂性，SRAM的成本通常比DRAM高。
总线三线的各自特点
P 328
（1）物理特性：
- 物理特性又称为机械特性，指总线上部件在物理连接时表现出的一些 特性，如插头与插座的几何尺寸、形状、引脚个数及排列顺序等。
（2） 功能特性：
- 功能特性是指每根信号线的功能，如地址总线表示地址码，数据总线表示传输的数据，控制总线表示总线上操作的命令、状态等。
（3）电气特性：
- 电气特性是指每根信号线上的信号方向及表示信号有效的电平范围。通常，数 据信号和地址信号定义的高电平为逻辑1、低电平为逻辑0，控制信号则没有统一的约定，如 WE 表示低电平有效、Ready 表示高电平有效。不同总线的高电平、低电平的电平范围也无统一的规定，但通常与 TTL 电路的电平相符。
（4）时间特性：
- 时间特性又称为逻辑特性，指在总线操作过程中每根信号线上信号什么时候有效、持续多久等，通过这种时序关系约定，确保总线操作正确进行。
数据总线：
- 用于传输数据信号，有单向传输和双向传输数据总线之分，双向传输时通常采用双向三态(即输入、输出和高阻)形式。数据总线通常由多条并行的数据线构成，数据线越多，总线一次能够传输的位数越多。
地址总线：
- 用于传输地址信号。地址信号由获取总线控制权的设备发出，用于选择进行数据传输的另一方或主存的存储单元。地址总线位数决定了总线可寻址范围，地址线越多寻址范围越大。
控制总线：
- 用于传输控制信号和时序信号，总线的控制信号越多，总线的控制功能越强，但控制协议和操作越复杂。
总结：
一般而言，数据总线、地址总线和控制总线统称为系统总线，通常意义上所说的总线无特别说明一般是指系统总线。有的计算机系统中，数据总线和地址总线是分时复用的，即总线上在某些时刻出现的信号表示数据而另一些时刻表示地址；有的系统是分开的
统一编址和独立编址（简答题）
虚拟存储器定义 ，8 K->占线，16 K？
定义：
- 建立在主存一外存层次上的由操作系统存储管理软件及附加硬件装置（存储器管理部件 MMU）组成的存储体系。
- 虚拟存储器是依靠操作系统和硬件支持，并通过操作系统的存储管理技术来实现的，能够从逻辑上为用户提供一个比物理存储容量大很多、可寻址的存储空间。
例子：
- 虚拟存储器只是一个容量非常大的存储器逻辑模型，不是实际的物理存储器，它借助磁盘等辅存来扩大主存容量，可以被更大或更多的程序所使用。虚拟存储器是基于“主存外存”而提供的逻辑存储模型，它以透明方式给用户提供了一个比实际主存空间大得多的程序地址空间。
虚拟存储器的主要思想：
- 把可访问的逻辑地址空间和实际的物理空间分开，通过存储管理技术把外存数据与内存区域关联起来，让用户能通过内存间接访问到较大容量的外存数据。
数据传输/地址传输
并行 ，串行，同步，异步，逻辑和微程序控制器
箱子的 K 1~K 15 作用
| 序号 | 信号名 | 功能说明 |
|---|---|---|
| 1 | S3-S0 | 控制 74LS181 的运算类型 |
| 2 | CIN | 低位 74LS181 的进位输入 |
| 3 | RS1、RS0 | 选择送 ALU 的 B 端口的寄存器(SEL1、SEL0) |
| 4 | DRW | =1 时，在 T3 上升沿对 RD1、RD0 选中的寄存器进行写操 作，将数据总线 DBUS 上的数 D7-D0 写入选定的寄存器 |
| 5 | SBUS | =1 时，将运算结果送数据总线 DBUS =0 时，禁止运算结果送数据总线 DBU |
| 6 | ABUS | =1 时，将运算结果送数据总线 DBUS |
| =0 时，禁止运算结果送数据总线 DBU | ||
| 7 | LDZ | =1 时，如果运算结果为 0，在 T3 的上升沿，将 1 写入到 Z 标志寄存器；如果运算结果不为 0，将 0 保存到 Z 标志 寄存器。 |
| 8 | LDC | =1 时，在 T3 的上升沿将运算得到的进位保存到 C 标志 寄存器。 |
| 9 | A7-A0 | 送往 ALU 的 A 端口的数 |
| 10 | B7-B0 | 送往 ALU 的 B 端口的数 |
| 11 | D7-D0 | 数据总线 DBUS 上的 8 位数 |
| 12 | C | 进位标志 |
| 13 | Z | 结果为 0 标志 |
| 14 | MBUS | =1 时，将双端口 RAM 的左端口数据送到数据总线 DBUS |
| 15 | RD1、RD0 | 选择送 ALU 的 A 端口的寄存器 (SEL 3、SEL 2) |
| 16 | M | 运算模式:M=0 为算术运算；M=1 逻辑运算； |
