05 2018 档案

coon's patch
摘要：作者：桂。 时间：2018-05-23 06:11:54 链接：https://www.cnblogs.com/xingshansi/p/9070761.html 前言 早晨突然想到计算机模型的各种图形怎么生成的呢？不可能一点点画图、着色，查了点资料发现有专门的一门课程——计算机图形学(Comput 阅读全文
posted @ 2018-05-23 08:38 LeeLIn。 阅读(912) 评论(0) 推荐(0) 编辑
system generator学习笔记【02】
摘要：作者：桂。 时间：2018-05-20 23:28:04 链接：https://www.cnblogs.com/xingshansi/p/9059668.html 前言 继续学习sysgen。接触system genenrator初步学习的有四点： 1）基本模块的搭建，这是sysgen的基本组成要素 阅读全文
posted @ 2018-05-20 23:29 LeeLIn。 阅读(2551) 评论(0) 推荐(1) 编辑
CZT变换（chirp z-transform）
摘要：作者：桂。 时间：2018-05-20 12:04:24 链接：http://www.cnblogs.com/xingshansi/p/9063131.html 前言 相比DFT，CZT是完成频谱细化的一种思路，本文主要记录CZT的C代码实现。 一、代码实现 原理主要参考MATLAB接口： 对应C代 阅读全文
posted @ 2018-05-20 13:00 LeeLIn。 阅读(19175) 评论(9) 推荐(4) 编辑
system generator学习笔记【01】
摘要：作者：桂。 时间：2018-05-18 18:26:50 链接：http://www.cnblogs.com/xingshansi/p/9045914.html 前言 学习使用system generotor，并将学习内容整理成笔记。 MATLAB与VIVADO版本配对：https://www.xi 阅读全文
posted @ 2018-05-18 19:07 LeeLIn。 阅读(1417) 评论(0) 推荐(1) 编辑
硬件资源拆解
该文被密码保护。
posted @ 2018-05-17 05:44 LeeLIn。 阅读(1) 评论(0) 推荐(0) 编辑
基础008_定浮点转化[floating point IP]
摘要：作者：桂。 时间：2018-05-15 21:55:50 链接：http://www.cnblogs.com/xingshansi/p/9042564.html 前言 本文为Xilinx floating point IP的学习笔记，仅记录最基础的用法。参考文档：pg060-floating-poi 阅读全文
posted @ 2018-05-16 00:05 LeeLIn。 阅读(4744) 评论(0) 推荐(1) 编辑
Xilinx 常用模块汇总(verilog)【04】
摘要：作者：桂。 时间：2018-05-15 13:07:02 链接：http://www.cnblogs.com/xingshansi/p/9040472.html 前言 Xilinx 常用模块汇总(verilog)【01】 Xilinx 常用模块汇总(verilog)【02】 Xilinx 常用模块汇 阅读全文
posted @ 2018-05-15 13:09 LeeLIn。 阅读(1172) 评论(0) 推荐(0) 编辑
DUAL PORT RAM应用实例
摘要：作者：桂。 时间：2018-05-14 12:11:00 链接：http://www.cnblogs.com/xingshansi/p/9035522.html 前言 主要是Xilinx 常用模块汇总(verilog)【03】中双端口RAM的细节补充，限于篇幅，单独列出。 一、双端口RAM简述 具体 阅读全文
posted @ 2018-05-14 14:00 LeeLIn。 阅读(2661) 评论(0) 推荐(0) 编辑
基础007_FIFO原理
摘要：作者：桂。 时间：2018-05-13 05:51:13 链接：http://www.cnblogs.com/xingshansi/p/9030879.html 前言 主要梳理FIFO的特性，fifo类似一个人的肚子，饿了就吃（write），吃完一段时间后就拉（read），，吃饱就满了（full）， 阅读全文
posted @ 2018-05-13 05:56 LeeLIn。 阅读(1499) 评论(0) 推荐(0) 编辑
格雷码(Gray code)仿真
摘要：作者：桂。 时间：2018-05-12 16:25:02 链接：http://www.cnblogs.com/xingshansi/p/9029081.html 前言 FIFO中的计数用的是格雷码，简要记录格雷码的分析思路。 一、格雷码与8421码对应关系 通过真值表分析，可以得出： 即格雷码是：8 阅读全文
posted @ 2018-05-12 16:33 LeeLIn。 阅读(1524) 评论(0) 推荐(0) 编辑
FIFO深度计算
摘要：作者：桂。 时间：2018-05-12 13:02:58 链接：http://www.cnblogs.com/xingshansi/p/9028429.html 前言 学习、记录FIFO深度计算的原理及方法。 FIFO深度计算.pdf 一、深度计算原理 基本准则： 二、典型示例 另外： input: 阅读全文
posted @ 2018-05-12 13:25 LeeLIn。 阅读(667) 评论(0) 推荐(0) 编辑
Xilinx 常用模块汇总(verilog)【03】
摘要：作者：桂。 时间：2018-05-10 2018-05-10 21:03:44 链接：http://www.cnblogs.com/xingshansi/p/9021919.html 前言 主要记录常用的基本模块。 Xilinx 常用模块汇总(verilog)【01】 Xilinx 常用模块汇总(v 阅读全文
posted @ 2018-05-10 21:53 LeeLIn。 阅读(3740) 评论(0) 推荐(1) 编辑
调试细节记录02
该文被密码保护。
posted @ 2018-05-10 21:18 LeeLIn。 阅读(1) 评论(0) 推荐(0) 编辑
基础006_pg109_IP-Xfft
摘要：作者：桂。 时间：2018-05-09 07:20:48 链接：http://www.cnblogs.com/xingshansi/p/9012232.html 前言 简要记录xilinx FFT的IP核使用。参考：pg109-xfft.pdf 一、综述 支持FFT点数（8~65536）： 精度： 阅读全文
posted @ 2018-05-09 13:02 LeeLIn。 阅读(3107) 评论(0) 推荐(0) 编辑
常用器件乘法器性能比较
摘要：作者：桂。 时间：2018-05-08 19:41:28 链接：http://www.cnblogs.com/xingshansi/p/9010558.html 前言 简要记录常用器件乘法器性能。 器件资料： A10：overview S10：overview dsp 7series：overvie 阅读全文
posted @ 2018-05-08 19:57 LeeLIn。 阅读(973) 评论(0) 推荐(0) 编辑
Xilinx 常用模块汇总(verilog)【02】
摘要：作者：桂。 时间：2018-05-08 18:35:56 链接：http://www.cnblogs.com/xingshansi/p/9010282.html 【本文遗留几处细节问题，待闲下来解决。 其中多处涉及原语，以后若有需要，进一步了解可参考文档：hdl.pdf + CLB.pdf。】 一、 阅读全文
posted @ 2018-05-08 18:58 LeeLIn。 阅读(1632) 评论(0) 推荐(0) 编辑
Xilinx 常用模块汇总(verilog)【01】
摘要：作者：桂。 时间：2018-05-07 19:11:23 链接：http://www.cnblogs.com/xingshansi/p/9004492.html 前言 该文私用，不定期更新，主要汇总记录Xilinx常用的基本模块，列出清单，方便查阅。 关于原语，主要参考【原语时序为什么好，一个猜想是 阅读全文
posted @ 2018-05-07 19:28 LeeLIn。 阅读(4088) 评论(1) 推荐(1) 编辑
调试细节记录01
该文被密码保护。
posted @ 2018-05-03 22:07 LeeLIn。 阅读(10) 评论(0) 推荐(0) 编辑
自适应阵列信号校正实现思路
摘要：作者：桂。 时间：2018-05-03 21:37:41 链接：http://www.cnblogs.com/xingshansi/p/8987679.html 前言 本文简要记录阵列信号分析的基本思路，理论细节此处不提。 一、数据同步 数据同步的基本思路： 测量最大时延，以确定最小步进； 最小步进 阅读全文
posted @ 2018-05-03 21:56 LeeLIn。 阅读(1706) 评论(0) 推荐(0) 编辑
Vivado抓取信号
摘要：作者：桂。 时间：2018-05-03 21:16:03 链接：www.cnblogs.com/xingshansi/p/8987608.html 前言 FPGA调试需要抓取特定信号，一个直观的思路是：保存抓取的信号，事后分析/ 或者 导出实测数据，用作后续算法仿真验证。 本文简要记录数据的导出及读 阅读全文
posted @ 2018-05-03 21:27 LeeLIn。 阅读(4177) 评论(0) 推荐(0) 编辑