摘要: 1.起因: 最近移植工程的时候要用到除法器,但是某国产FPGA的除法器IP核只支持单个数的除法,要等到这个除法运算结束后才能开始下一个数的除法运算,没办法做连续的除法运算。网上能找到的除法运算也是只支持单个数的除法运算,索性自己写一个 2.除法器原理 见下面连接,写的比较详细清楚 https://w 阅读全文
posted @ 2021-07-10 16:15 xing见 阅读(127) 评论(0) 推荐(0) 编辑