Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core Demo
目录
Hello-FPGA CoaXPress 2.0 Host FPGA IP Core Demo 4
Hello-FPGA CoaXPress 2.0 Host FPGA IP Core Demo
说明
本手册针对Helllo-FPGA的CoaXPress 2.0 HOST FPGA IP Core demo工程，用于演示IP的使用方法、配置流程。
Demo 特点功能如下：
- 代码适用于ZCU102 评估板；
- 使用VIVADO 2019.1 及其SDK；
- VIVADO 工程使用block design形式提供；
- LINK配置为1个相机，4个LINK，设备发现阶段使用0x38配置，即3.125Gbps，设备采集阶段使用0x58配置，即12.5Gbps，如果相机不支持对应速率，请修改代码后进行测试；
- 使用MicroBlaze作为CPU控制器，软件代码使用SDK进行开发、调试；
- IP使用网表形式提供，参数无法修改，如需不同LINK配置，请联系Info@hello-fpga 或其它Hello-FPGA工程师
文件列表：
ZCU102 顶层文件夹
cxp_host 示例FPGA及其软件驱动
IPs 工程依赖的IP文件，除CXP IP外，其余均以源码提供
下图展示了cxp_host内部的目录结构，直接使用VIVADO 2019.1打开 *.xpr工程文件即可。
下图展示了*.sdk内部目录结构，直接使用Xilinx SDK打开即可。
|
速率配置 |
Downlink速率 |
最大速率 |
|
0x28 |
1.250 Gbps |
1.000 Gbps |
|
0x30 |
2.500 Gbps |
2.000 Gbps |
|
0x38 |
3.125 Gbps |
2.500 Gbps |
|
0x40 |
5.000 Gbps |
4.000 Gbps |
|
0x48 |
6.250 Gbps |
5.000 Gbps |
|
0x50 (1) |
10.000 Gbps |
8.000 Gbps |
|
0x58 (1) |
12.500 Gbps |
10.000 Gbp |
设备连接
设备包含：
- Camera，camera 请按照厂商要求连接电源；
- Camera 与CXP HOST FMC子卡连接，请注意LINK 序号一一对应，使用CXP同轴线缆完成连接；
- CXP HOST FMC 与ZCU102 FMC2 (板上丝印HPC0)连接，连接好后请使用螺丝进行固定；
- ZCU102 UART串口与JTAG需要连接到主计算机，其中JTAG负责下载FPGA bitstream与debug，UART负责将demo软件打印信息输出，demo实际使用的是PL端的UART，应当连接UART的interface 2，串口速率115200。
VIVADO FPGA工程
使用VIVADO 2019.1 打开。
如下图所示，CPU使用Xilinx的FPGA软核MicroBlaze，没有使用ZYNQ的PS硬核，目的是为了简化Demo工程，同时适应不同FPGA平台，增强一致性。CPU与外设之间均通过AXI总线进行连接。
Demo使用外部PHY，使用AXI lite interface完成速率的动态配置。
图 ‑4 外部PHY接口，用axi lite完成速率配置
下图为均衡器配置IP，均衡器是FMC接口板上的一组芯片，用于均衡高速downlink信号，不同速率会有不同的参数配置，具体配置逻辑请参考软件demo。
按照正常流程编译即可。如果代码由修改，改动后需要将硬件信息导出到SDK，并LAUNCH SDK或者其它方式打开SDK重新编译软件代码。
SDK工程
下图为裸机SDK软件目录，其中hello_cxp_bsp和cxp_host_wrapper_hw_platform均为系统自动生成bsp包，测试 hello_cxp应用程序即可。
程序会将打印信息输出到UART串口，demo使用了PL端的UART，对应interface接口的interface2。
