LTC2440串行SPI通讯时序
LTC2440 简介
我们使用4-wire SPI接口
按照时序图上的描述,SDO是在SCLK的下降沿更新数据,那么FPGA接收端就应该在上升沿采集数据。
实际测试发现SDO数据相对于SCLK延迟了60ns,导致采集数据错误
so, what happened? 检查原理图发现,ADC SPI与FPGA之间加入了隔离buffer ,ADC接收到SCLK需要经过buffer,SDO发出到FPGA也需要经过buffer,这会引入一定的延迟
可以看到buffer芯片对应的传输延迟典型就是30ns,这和实际观察的现象是一致的。因此需要在FPGA内部对SDO和SCLK的时序做出调整,简单的,在SCLK的下降沿采集SDO即可。
分类:
Verilog IP
, 串口
【推荐】国内首个AI IDE,深度理解中文开发场景,立即下载体验Trae
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步
· 全程不用写代码,我用AI程序员写了一个飞机大战
· DeepSeek 开源周回顾「GitHub 热点速览」
· 记一次.NET内存居高不下排查解决与启示
· MongoDB 8.0这个新功能碉堡了,比商业数据库还牛
· .NET10 - 预览版1新功能体验(一)