摘要: Verilog 轻量化开发环境 背景 笔者常用的开发环境 VIAVDO, 体积巨大,自带编辑器除了linting 能用,编辑器几乎不能用,仿真界面很友好,但是速度比较慢。 Sublime Text, 非常好用的编辑器,各种插件使用verilog 非常方便,可以自动补全、生成调用、linting等; 阅读全文
posted @ 2024-09-11 22:36 Hello-FPGA 阅读(483) 评论(0) 推荐(1) 编辑
摘要: 原因 当Windows操作系统遇到严重错误导致系统崩溃时,屏幕显示为蓝色,通常伴有错误代码和信息,这被称为“蓝屏死机”(Blue Screen of Death,简称BSOD) https://www.thepaper.cn/newsDetail_forward_28126297 这次蓝屏事件影响非 阅读全文
posted @ 2024-07-23 10:00 Hello-FPGA 阅读(993) 评论(6) 推荐(7) 编辑
摘要: Hello-FPGA info@hello-fpga.com S710系列相机配置 目录 S710系列相机配置 4 1 S710相机说明 4 2 配置说明 5 2.1 BANK说明 5 2.2 BANK 配置 6 2.3 像素重新排列 6 2.4 配置示例 BANK A 4ports 7 图 1‑1 阅读全文
posted @ 2024-03-19 16:03 Hello-FPGA 阅读(87) 评论(0) 推荐(0) 编辑
摘要: Hello-FPGA CoaXPress 2.0 Device FPGA IP Core Demo 1 说明 本手册针对Helllo-FPGA的CoaXPress 2.0 DEVICE FPGA IP Core demo工程,用于演示IP的使用方法、配置流程。本文的内容适用于所有开发板。 Demo 阅读全文
posted @ 2024-02-28 15:08 Hello-FPGA 阅读(412) 评论(0) 推荐(0) 编辑
摘要: Hello-FPGA ZYNQ 设计开源啦! 开源ZYNQ核心板 + 底板 硬件设计、软件设计,软件设计使用裸机演示,演示了如何使用AXI DMA等关键dma 模块 欢迎加QQ 讨论 947559581 https://github.com/Hello-FPGA 核心板结构 硬件实物 阅读全文
posted @ 2023-11-08 09:02 Hello-FPGA 阅读(580) 评论(1) 推荐(0) 编辑
摘要: Hello-FPGA CoaXPress 2.0 FMC Card User Manual 4 1 CoaXPress 简介 4 2 CoaXPress 4R FMC 5 2.1 硬件特性 5 2.2 框图说明 7 2.3 电源监测 8 3 CoaXPress 4T FMC 9 3.1 硬件特性 9 阅读全文
posted @ 2023-09-27 10:36 Hello-FPGA 阅读(736) 评论(0) 推荐(0) 编辑
摘要: 目录 Hello-FPGA CoaXPress 2.0 Host FPGA IP Core Demo 4 1 说明 4 2 设备连接 5 3 VIVADO FPGA工程 6 4 SDK工程 9 图 1‑1 VIVADO工程目录结构 4 图 1‑2 SDK工程目录结构 4 图 2‑1 ZCU102结构 阅读全文
posted @ 2023-07-07 16:50 Hello-FPGA 阅读(1107) 评论(9) 推荐(1) 编辑
摘要: ## 什么是downlink数据 downlink指的是相机传输到host采集卡的高速链路,其中包含了如下类型的数据: 1、Stream Data 2、Trigger Ack, Trigger; 3、Ack (reply data); 4、Event, Heartbeat ![](https://i 阅读全文
posted @ 2023-06-12 23:02 Hello-FPGA 阅读(716) 评论(0) 推荐(1) 编辑
摘要: ## 什么是GTH GTH 是Xilinx UltraScale系列FPGA上高速收发器的一种类型,本质上和其它名称如GTP, GTX等只是器件类型不同、速率有差异;GTH 最低速率在500Mbps,最高在16Gbps ![](https://img2023.cnblogs.com/blog/274 阅读全文
posted @ 2023-06-11 22:01 Hello-FPGA 阅读(3785) 评论(1) 推荐(0) 编辑
摘要: ## CoaXPress CRC 在CXP协议中,CRC用在stream packet和control packet中,用于指示数据是否错误,如果是control packet, device发现CRC错误后应该给出CRC错误的回应。 下表是回应的packet格式,在高速数据链路downconnec 阅读全文
posted @ 2023-05-23 09:59 Hello-FPGA 阅读(640) 评论(0) 推荐(0) 编辑
摘要: AD7793简介 https://www.analog.com/media/en/technical-documentation/data-sheets/AD7792_7793.pdf 特点如下,有16bit和24bit 2个版本可选,使用4线制SPI接口: 控制ADC 现在要用xilinx FPG 阅读全文
posted @ 2023-02-07 16:50 Hello-FPGA 阅读(678) 评论(0) 推荐(0) 编辑
摘要: 设备说明 PCIe-CLS2000是基于PCIe 接口的2通道 camera link base接口图像模拟源,适用于图像数据源模拟、接收处理平台测试等场景。 PCIe Gen2x4/x8 接口,支持3GB/s吞吐率; 板载2GB 缓存; 2 通道标准cameralink base通路,可以独立工作 阅读全文
posted @ 2022-11-02 09:55 Hello-FPGA 阅读(2556) 评论(0) 推荐(0) 编辑
摘要: DMA是direct memory access,在FPGA系统中,常用的几种DMA需求: 1、 在PL内部无PS(CPU这里统一称为PS)持续干预搬移数据,常见的接口形态为AXIS与AXI,AXI与AXI; 2、 从PL与PS之间搬移数据,对于ZYNQ就比较好理解,属于单个芯片内部接口,对于PCI 阅读全文
posted @ 2022-06-17 16:09 Hello-FPGA 阅读(9573) 评论(0) 推荐(0) 编辑
摘要: CoaXPress 背景 CoaXPress (简称CXP)是指一种采用同轴线缆进行互联的相机数据传输标准,主要用于替代之前的cameralink协议,常见于科学相机、工业相机、医学图像、航空防务等场景。之前这些场景都是使用cameralink接口的相机,cameralink 由于线缆的形式、传输速 阅读全文
posted @ 2022-05-23 18:40 Hello-FPGA 阅读(7062) 评论(0) 推荐(2) 编辑
摘要: PCI Verilog IP 1 PCI IP设计 虽然PCI已经逐渐淘汰,但是还是有不少应用需要这样的接口通讯。 设计目的是为了提供基于源码的PCI IP,这样硬件就不必受限于某一个FPGA型号,也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平,不像PCIe需要高速收发器、8b/10b编码等技术的支持,因此设计一个 阅读全文
posted @ 2022-02-16 09:55 Hello-FPGA 阅读(2076) 评论(0) 推荐(0) 编辑
摘要: 1 涉及术语解释 1.1 三模冗余 三模冗余系统简称TMR(Triple Modular Redundancy),是最常用的一种容错设计技术.三个模块同时执行相同的操作,以多数相同的输出作为表决系统的正确输出,通常称为三取二.三个模块中只要不同时出现两个相同的错误,就能掩蔽掉故障模块的错误,保证系统 阅读全文
posted @ 2022-02-15 22:52 Hello-FPGA 阅读(1432) 评论(0) 推荐(1) 编辑
摘要: PXIe简介 PCI eXtensions for Instrumentation or PXI is a computer-based hardware and software platform for test and measurement systems. Developed in the 阅读全文
posted @ 2022-02-15 22:17 Hello-FPGA 阅读(1661) 评论(6) 推荐(1) 编辑
摘要: CoaXPress Over Fiber Bridge Host 低速链接 用于传输CXP的low_speed_uplink 数据 LS传输数据组织 这里把N路拼成1路,默认支持1-4路就可以,下面的描述是4-1的场景。 COF把CXP的K 码和数据都当成数据来传输,要对数据重新打包。 LS IDL 阅读全文
posted @ 2024-12-08 19:52 Hello-FPGA 阅读(15) 评论(0) 推荐(0) 编辑
摘要: CoaXPress-over-Fiber (CoF) 是现有 CoaXPress 规范的一个重要扩展,旨在支持通过光纤进行传输。 CoaXPress (CXP) 是高带宽计算机视觉应用的事实标准。CoaXPress 2.0规定了 CXP-12 速度,这是一种通过同轴铜缆实现的12.5 Gbps(每秒 阅读全文
posted @ 2024-12-08 19:08 Hello-FPGA 阅读(16) 评论(0) 推荐(0) 编辑
摘要: visual studio 调试技巧 概述 在使用visual studio 进行调试的时候,有几个调试方法很好用,这里做一些记录。 GTEST 单元测试 参考 VS2022创建C C++ GTEST工程 - Hello-FPGA - 博客园 (cnblogs.com) 内存查看 命令行测试动态库 阅读全文
posted @ 2024-09-24 12:57 Hello-FPGA 阅读(14) 评论(0) 推荐(0) 编辑
摘要: 组合逻辑电路 组合逻辑电路是数字电子学中一类基本的电路类型,它由一系列逻辑门组成,用于实现特定的逻辑功能。与时序逻辑电路不同,组合逻辑电路的输出完全取决于当前的输入信号,而不受之前输入的影响。换句话说,组合逻辑电路没有记忆功能,输出仅由当前时刻的输入决定。 组合逻辑电路的基本特点: 无记忆性:输出只 阅读全文
posted @ 2024-08-26 11:33 Hello-FPGA 阅读(730) 评论(0) 推荐(0) 编辑
摘要: System Generator 流程 工具包: VIVADO 2017.3 Matlab 2017a 图 1‑1 system generator 版本要对应才能打开 新建simulink 打开system generator, 创建simulink 文件 图 1‑2 创建simulink文件 添 阅读全文
posted @ 2024-08-14 16:47 Hello-FPGA 阅读(34) 评论(0) 推荐(0) 编辑
摘要: verilog signed to unsigned offset binary 背景 有符号数据的最高bit 是 符号位,通常有符号数据都用补码来表示。补码就是该数绝对值的原码取反 再加1 得到,取补码的原因是为了把减法操作变成加法操作,便于电路实现。 但是在HDL语言中处理有符号数据比较麻烦,H 阅读全文
posted @ 2024-08-06 09:30 Hello-FPGA 阅读(53) 评论(0) 推荐(0) 编辑
摘要: 使用windows 系统的伙伴都深受其扰,动不动就要强制更新,并且无法长时间关闭更新。这里推荐一个工具来禁止更新。 下载地址 https://github.com/WereDev/Wu10Man/releases 阅读全文
posted @ 2024-07-30 07:58 Hello-FPGA 阅读(43) 评论(0) 推荐(0) 编辑
摘要: 图形界面工具 GitHub Desktop GitHub 开发的一款跨平台的图形化 Git 工具,支持 Windows、macOS 和 Linux。 特点包括简洁的用户界面、易于创建和管理仓库、提交变更、分支管理等。 SourceTree Atlassian 提供的一款免费的跨平台 Git 和 Me 阅读全文
posted @ 2024-07-29 15:35 Hello-FPGA 阅读(78) 评论(0) 推荐(1) 编辑
摘要: 转载自 https://www.cnblogs.com/chaofn/p/8323852.html 第一步: 到我的百度网盘下载MatlAB2017a的原安装程序和破解补丁: 链接:https://pan.baidu.com/s/1jJz97DW 提取密码: d59m 第二步: 下载的两个iso文件 阅读全文
posted @ 2024-07-29 14:20 Hello-FPGA 阅读(302) 评论(0) 推荐(0) 编辑