摘要：
原文链接：http://www.cnblogs.com/craftor/archive/2010/09/04/1817746.html一般来说，FPGA厂商的EDA软件里都有除法器的IP核。以Xilinx为例，Core Generator 里就可以生成除法器，任意位数。不过生成的除法器是流水线形式的... 阅读全文
摘要：
原文链接：http://www.cnblogs.com/asus119/archive/2011/04/01/2001774.html 最近，做一个IP核的调试，但是里面调用了Altera的syncram，这样ModelSim就不能直接进行仿真，而QuartusII又不支持Tesbbenc... 阅读全文
摘要：
本教程为结合成都某公司总经理的教导及本人仿真经验所创，希望能对大家有所帮助，错误之处望能指出，不胜感激！下图为我们进行ModelSim仿真的步骤框图。在本文中，讲的将是虚线框内的部分，其余部分也有涉及（具体文件已经在示例的工程中）。一．ModelSim 软件在本教程中，我们使用的 ModelSim ... 阅读全文