2013年4月15日
[HDL]4/8/16/32/64位乘法器的设计（转）
摘要： 原文链接：http://www.cnblogs.com/craftor/archive/2010/09/03/1817251.htmlCraftor原创，转载请保留此处。4/8/16/32/64位乘法器的设计，单个时钟周期运算出结果。思路如下：4位乘法器a,b输入，y输出。使用case语句，对于输入... 阅读全文
posted @ 2013-04-15 14:14 峰子_仰望阳光 阅读(795) 评论(1) 推荐(0) 编辑
[HDL]除法器的设计与仿真（转）
摘要： 原文链接：http://www.cnblogs.com/craftor/archive/2010/09/04/1817746.html一般来说，FPGA厂商的EDA软件里都有除法器的IP核。以Xilinx为例，Core Generator 里就可以生成除法器，任意位数。不过生成的除法器是流水线形式的... 阅读全文
posted @ 2013-04-15 14:08 峰子_仰望阳光 阅读(381) 评论(0) 推荐(0) 编辑