2011年8月26日
FPGA设计中跨时钟域的异步处理
摘要： 在FPGA开发设计中，经常是多个时钟同时工作于同一模块中，不同时钟域的信号间要保证稳定通信，必须要处理好时序问题，也就是要充分考虑信号的建立和保持时间，以下是在设计中常用的单脉冲信号的处理方法。 阅读全文
posted @ 2011-08-26 10:01 笨鸟多飞 阅读(1581) 评论(0) 推荐(1) 编辑