vhdl verilog

一个signal、 reg 不能同时在两个always 或者 process 中，synth 8-3352

posted @ 2018-06-27 15:06  喵喵小学僧  阅读(126)  评论(0)  编辑  收藏  举报