vhdl 边沿

rising_eage

falling_eage

clock'event and clock='1'

两种方式

posted @ 2018-06-13 09:53  喵喵小学僧  阅读(234)  评论(0)  编辑  收藏  举报