摘要：
现代集成电路的制造工艺越来越先进，但是在生产过程中的制造缺陷也越来越难以控制，甚至一颗小小的 PM2.5 就可能导致芯片报废，为了能有效的检测出生产中出现的废片，需要用到扫描链测试（scan chain），由此产生了可测性设计即 DFT flow。 注意scan test 只能检测出制造瑕疵，无法检 阅读全文
摘要：
1. 列出当前design 用到的 db 库： list_libs 2. 列出当前design 用到的 reference 库： report_mw_lib -mw_referenc_library 3. 写出 def 文件，用于DCG 或者 RPG： 4. 报告 clock 的 exception 阅读全文
摘要：
This page is intently left for contents catalog of my articles. 阅读全文
摘要：
Before PNS，some settings should be ready： firstly，make sure that the power/ground nets exist，if not，please load upf file，a typical upf file is shown a 阅读全文
摘要：
在 multi-voltage design 中，当涉及到多个power supply 时，需要 upf 文件来描述power细节，现将 upf 中的基本概念和使用方法记录如下： upf 中的基本概念： power domain、 supply set、 supply net、supply port 阅读全文
摘要：
1. Perl 变量： 创建变量是以 $ 开头，比如定义一个变量 val： $val = "Good job !" ； 创建数组是以@开头，比如定以一个数组 ary：@ary = （12,15，19）； 2. Perl 控制流 if 语法： if ( ) { }，注意if 后的条件语句是用小括号；而 阅读全文
摘要：
在hierarchical design 中，一般需要调用 hard macro，top调用 macro 的方法有多种： 1. 调用macro对应的db 2. 调用 macro 的 ilm 模型（2013之后的icc 不再支持 ilm） 3. 调用 macro 的 abstraction view 阅读全文
摘要：
sed & awk 的用法，这个文档讲的很清楚，直接把文档转成图片贴过来的，方便查阅参考。 sed & awk 的操作对象是文件，如果需要直接对字符文本处理，可使用 regexp & regsub， 其用法参考另一篇博文： 正则匹配与替换 regexp & regsub 阅读全文
摘要：
在先进制程中，为了降低芯片功耗，经常会采用 muti-voltage design，在一颗芯片内部划分出多个 power domain，不同 domain 采用不同的电压，有时候还会将其中某些 power domain 电源关掉，使其进入睡眠状态，达到降低功耗的目的。 在multi-voltage 阅读全文
摘要：
1, pt fix 后生成的 icctcl，回到 icc source 后，如果需要eco_route，建议先关掉 timing_driven，因为 icc 与 pt 看到的 timing 情况一般都有 mismatch，所以如果开了 timing_driven，可能在 icc eco_route 阅读全文
摘要：
针对 IN2REG 的 timing group，其 timing 模型是假设 input pin 外面有一个虚拟的reg（如图中的 reg1），这个虚拟reg的 clock 是 virtual clock （sdc 中创建的），然后就可以套用 reg2reg 的模型来分析了。 但是这样有个问题，t 阅读全文
摘要：
1. create_clock 时，不要定义在 hierarchical pin 上，否则 cts 时会忽略这个 clock ，详见 CTS-811 Warning，解法是将其定义到实际存在的 pin 或者 port 上。 2. insert boundary cell 和 set driving 阅读全文
摘要：
initial: reference library(mw), link library(db), create_mw_lib, read_verilog, link create_floorplan tap cell, spare cell, power network place: set pl 阅读全文
摘要：
OCV： on-chip-variation 是指芯片在制造工艺P、工作电压V、环境温度T 等参数的局部变化情况下导致的 cell &net delay 变化，比如假设从clk 到两个reg D端的走线长度相同，RC 参数相同，xtalk 情况也相同，两个reg的size也相同，理论上来说这两条pa 阅读全文
摘要：
在 sta 分析时，经常会碰到 clock gating cell （一般是 ICG cell 或者 latch）引起的 violation，这种 violation 很常见，而且往往很难修。 为什么 gating cell 容易出问题？出了 violation 又该如何解呢？ 首先，gating 阅读全文
摘要：
scenario 定义中包括 Mode、Corner、RC 其中 Corner （PVT）用于计算 cell delay 而 RC 用于计算 net delay 本文简要介绍如何使用 RC 参数来计算 net delay 值 下图是绕线模型示意图： 1. 每条绕线上存在线电阻 R ，计算公式如下： 阅读全文
摘要：
假设这样一种情况： 绕线完修完timing 后，designer 修改了netlist，给了eco.v，其中改动了 clock tree 的一个分支，导致这个分支上的buffer 都没有了，如下图 一个 mux 驱动60个 register，驱动力不够，导致这些 register 的 ck 端的 t 阅读全文
摘要：
现代先进工艺下的后端设计都是在 MCMM 情况下设计的，所谓 MCMM 就是 muti-corner muti-mode，用于芯片的不同工作模式和工作条件。 后端设计过程中，需要保证芯片在所有工作模式和工作条件下都能正常工作，工作模式一般只有几种，可以全部验证一遍；而工作条件则有无数种，不可能一一遍 阅读全文
摘要：
TCL 常用命令： 1. 当前时间 [exec date +%m%d_%H%M] （实际是调用shell命令 date），比如在 icc 中保存cell 时可以用：save_mw_cel -as place_opt_[exec date +%m%d_%H%M] 2. 在 Makefile 中调用当前 阅读全文
摘要：
正则匹配是使用正则表达式匹配字符串的一种方法；在脚本编写过程中，经常需要处理一些文本，而这些文本中可能只有部分信息是有用的，我们需要从文本中提取出这些有用信息；这时候，就需要编写特定格式的正则表达式，将文本中符合正则表达式的字符串抓取出来，然后对其进行分解、组合、替换等处理，得到符合需求的处理结果。 阅读全文