2018年8月6日
SoC FPGA JTAG电路设计 要点
摘要： JTAG协议制定了一种边界扫描的规范，边界扫描架构提供了有效的测试布局紧凑的PCB板上元件的能力。边界扫描可以在不使用物理测试探针的情况下测试引脚连接，并在器件正常工作的过程中捕获运行数据。 SoC FPGA作为在同一芯片上同时集成了FPGA和HPS的芯片，其JTAG下载和调试电路相较于单独的FPG 阅读全文
posted @ 2018-08-06 09:22 小梅哥 阅读(4763) 评论(1) 推荐(0) 编辑