2015年7月2日
Verilog HDL基础语法讲解之模块代码基本结构
摘要： Verilog HDL基础语法讲解之模块代码基本结构 本章主要讲解Verilog基础语法的内容，文章以一个最简单的例子"二选一多路器"来引入一个最简单的Verilog设计文件的基本结构。 以下为本章中例子中的代码： 01 /* 02 * file neme : mux2.v 03 * author 阅读全文
posted @ 2015-07-02 22:03 小梅哥 阅读(2986) 评论(0) 推荐(1) 编辑