官方淘宝旗舰店(点击进入)
http://iCore.taobao.com
电子工程师学堂论坛(点击进入)
http://www.eeschool.org
________________________________
iBoard 电子学堂 QQ 群
双核心板群: 550121077(1000人超级群,可加入) A: 204255896(1000人超级群,可加入) B: 165201798(500人超级群,满员) C: 215053598(200人高级群,满员) D: 215054675(200人高级群,满员) E: 215055211(200人高级群,满员)
F: 78538605 (500人高级群,满员)
G: 158560047(500人高级群,满员)
H: 103661446(未满,可加入。。。)
开源顶!最近正需要解决ARM和FPGA通信
插眼
请问这句是如何实现持续性发送数据的,而不是最后一个bit? {spi_out,data_out[39:1]} <= data_out;
楼主你好,请问下例程里面fsmc_clk是怎么配置的啊,fpga源码里面都没有这个引脚