摘要：
1、什么是建立时间和保持时间？ 建立时间：指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间。如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器 保持时间：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。 阅读全文
摘要：
1、读写没有空闲周期。（fA>fB） fA = 80MHz fB = 50MHz Burst Length = 120 读写之间没有空闲周期，是连续读写一个突发长度。 解法： 写一个数据需要的时间 = 1 / 80MHz = 12.5ns 写一个突发需要的时间 = 120 * 12.5ns = 15 阅读全文
摘要：
1、什么是时钟抖动（jitter） 芯片的某一个给定点上时钟周期发生暂时性变化，即达到电路某一点的连续时钟边沿之间间隔的变化称为时钟抖动。 2、什么是时钟偏移（skew） 时钟信号到达数字电路各个部分所用时间的差异。由于时钟源到达不同寄存器所经历路径的驱动和负载的不同，时钟边沿的位置有所差异，因此就 阅读全文
摘要：
1、存储器分类？ 2、按存储器方式划分存储器和其特点？ 另一种说法： （1）随机读写存储器(random access memory，随机存取存储器） SRAM （Static RAM，静态随机存储器）断电数据丢失 .DRAM. （Dynamic RAM，动态随机存取存储器） 断电数据丢失 SDRA 阅读全文
摘要：
1、速度和面积互换原则 所谓速度，是指整个工程稳定运行所能达到的最高时钟频率，他不仅和FPGA内部各个寄存器的建立时间、保持时间以及FPGA与外部接口的各种时序要求有关，而且还和两个紧邻的寄存器间的逻辑延时、走线延时有关。 所谓面积，可通过一个工程运行所消耗的触发器、查找表数量或者等效门数量来衡量。 阅读全文
摘要：
1、 组合电路、时序电路 （1） 组合逻辑电路：数字电路满足任意时刻的输出仅仅取决于该时刻的输入; （2） 时序逻辑电路：数字电路任意时刻的输出不仅取决于当前时刻的输入，而且还取决于数字电路原来的状态; 2、 同步电路、异步电路 （1） 同步电路：各触发器的时钟端全部连接在一起，并接在系统时钟端，只 阅读全文
摘要：
1、毛刺 信号在器件内部通过连线和逻辑单元时有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变 阅读全文
摘要：
基本概念 1、名词解释 锁存器（latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。 触发器（flipflop）是边沿敏感的存储单元，数据存储的动作由某一信号的上升或者下降沿行同步的。（钟控D触发器其实就是D 阅读全文