上一页 1 2 3 4 5 6 7 ··· 17 下一页
摘要: 标题 # 一级标题 ## 二级标题 ### 三级标题 #### 四级标题 ##### 五级标题 ###### 六级标题 分割线 新段落 空行 或者末尾2个空格 文字 语法 效果 *斜 斜 **粗** 粗 ***粗斜*** 粗斜 ==高亮== 高亮 ~~删除~~ 删除 <u>下划线</u> 下划线 脚 阅读全文
posted @ 2021-07-09 21:20 咸鱼IC 阅读(309) 评论(0) 推荐(0) 编辑
摘要: 偶然在 QQ 群里看到一个大佬发的 Modelsim 波形显示字符,闲着没事拿来玩玩,并将改良过程也整理一下。 一、字符点阵产生 软件采用 PCtoLCD2002,打开后不需要设置,直接打字然后点击【生成字模】,然后复制产生的字模。 二、字模调整 复制之后的字模如下所示: 将字模中的提示信息、标点符 阅读全文
posted @ 2021-01-29 20:32 咸鱼IC 阅读(1293) 评论(0) 推荐(0) 编辑
摘要: 本人已经找到工作了,转行去做数字IC设计,现在忙着毕业设计,博客先暂停更新一段时间。以后工作了有时间的话再更新一些 IC 方面的知识。电脑里积攒了一些资料,现在放出来,希望对大家有帮助。 1、基础知识 每个文件夹打开都有一系列的实验,大部分是博客配套的,这些掌握后就可以自己做工程了。 链接:http 阅读全文
posted @ 2020-12-25 17:50 咸鱼IC 阅读(8193) 评论(23) 推荐(1) 编辑
摘要: 一、原理 1、Matlab程序img_data_gen.m将要处理的pre_img.jpg图片转为pre_img.txt文本。 2、Verilog程序img_gen.v读取该pre_img_txt文本,并进行一系列的图像处理。 3、图像处理后的结果用Verilog程序top_tb.v输出为另一个po 阅读全文
posted @ 2020-12-22 18:08 咸鱼IC 阅读(4569) 评论(0) 推荐(0) 编辑
摘要: 其实 offer 早就定下来了,最近忙着入党考试,现在才腾出时间来写个总结。我校招开始于 7 月底,算是比较晚了,后面加了各大校招交流群,发现很多同学都是过完年后就开始打磨项目、复习基础、寻找实习。对比之下我这准备确实仓促,不过结果还算满意。 一、学习历程 本科普通211,非电子计算机强校,大三决定 阅读全文
posted @ 2020-10-16 22:42 咸鱼IC 阅读(13507) 评论(36) 推荐(12) 编辑
摘要: 1、下面关于状态机描述错误的是(B) A、计数器可以用状态机来描述; B、加法器可以用状态机来描述; C、状态机分为Mealy和Moore; D、状态机的状态个数可以和触发器个数一样多; 2、电容器接到交流电源的两端时,下列说法不正确的是(C) A.电路中有了电流,表现为交流“通过”了电容器 B. 阅读全文
posted @ 2020-09-10 11:09 咸鱼IC 阅读(2152) 评论(1) 推荐(0) 编辑
摘要: 1、 最能描述集成电路工艺技术水平的技术指标是(B) A、晶片直径 B、特征尺寸 C、芯片面积 D、封装 2、 相同工艺条件下,下列哪种逻辑的组合逻辑延迟最长(A) A、2输入异或门 B、2输入与非门 C、2输入或门 D、1输入反相器 3、对于90nm制程芯片,合法的电压,环境温度范围内,以下哪种情 阅读全文
posted @ 2020-09-10 11:05 咸鱼IC 阅读(1380) 评论(0) 推荐(0) 编辑
摘要: 低功耗简单知识 1、低功耗分类? 分为静态功耗和动态功耗; 静态功耗是指漏电流功耗,是电路状态稳定时的功耗,其数量级很小; 动态功耗是指电容充放电功耗和短路功耗,是由电路的翻转造成的; 2、低功耗技术 公式:Power = K*F*C*V^2,功率=系数*频率*负载电容值*电压平方 (1)控制工作频 阅读全文
posted @ 2020-09-10 11:01 咸鱼IC 阅读(3302) 评论(0) 推荐(1) 编辑
摘要: 1、IC设计的基本流程 1.需求分析 分析用户或市场的需求,并将其翻译成对芯片产品的技术需求。(Office) 2.规格制定 芯片需要达到的具体功能和性能方面的要求。 (Office) 3.方案设计 根据设计的功能需求和算法分析的结果,设计芯片的构架,并对不同的方案进行比较,选择 性能价格最优的方案 阅读全文
posted @ 2020-09-10 10:45 咸鱼IC 阅读(2048) 评论(0) 推荐(2) 编辑
摘要: 1、如图所示时序路径示意图,椭圆表示组合逻辑,FF1,FF2表示寄存器,A表示数据输入端口,CLK表示时钟输入端口,Z表示数据输出端口(C) A.只要在端口CLK上创建时钟,即可约束A->Z之间的组合逻辑的延时。 B. 只要在端口Z上设置输出延时,即可约束FF2 -> Z之间的组合逻辑的延时。 C. 阅读全文
posted @ 2020-09-10 10:42 咸鱼IC 阅读(4831) 评论(2) 推荐(1) 编辑
上一页 1 2 3 4 5 6 7 ··· 17 下一页