摘要：
一、ODDR原语 FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA 处理数据使用的时钟为晶振产生的时钟（FPGA 时钟），而 FPGA 传输来的数据经过ODDR 原语后转换为双沿的数 阅读全文
摘要：
心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字，按照一定的时间间隔发送，类似于心跳，所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由，心跳包通常设定在30-40秒之间。所谓的心跳包就是客户端定时发送简单的信息给服务器端 阅读全文
摘要：
前面我们实现了FPGA板卡接收以太网的数据，但是里面的数据比较乱，而且可能出现无效帧，即便是有效帧，也不是所有数据都是我们要的，必须对数据进行筛选。本篇博客详细记录一下以太网数据的校验和筛选。 一、数据的校验和筛选 根据本次工程的情况，我们按照下表来进行设计： 1、包有效校验 如上图蓝色部分即是我们 阅读全文
摘要：
一、项目概况 1、项目流程图 2、模块说明 PC： 个人电脑，有网线插槽的即可 RJ45接口： 板卡上的网线插槽 PHY芯片： 板卡上的以太网芯片，输入4对差分信号，转换为输出双沿4bit数据信号 FPGA： 现场可编程逻辑门阵列，主控制器 DDR3芯片： 第三代同步动态随机存取内存芯片，之前学过了 阅读全文
摘要：
计算机网络是指将地理位置不同的具有独立功能的多台计算机及其外部设备，通过通信线路连接起来，在网络操作系统、网络管理软件及网络通信协议的管理和协调下，实现资源共享和信息传递的计算机系统。计算机网络类型的划分标准各种各样，按网络所覆盖的地理范围的不同，计算机网络可分为局域网(LAN)、 城域网(MAN) 阅读全文
摘要：
之前的博客详细介绍了 VGA 的原理和基本使用，这次换成 HDMI，增加一个技能点。 一、HDMI 基本介绍 HDMI 是新一代的多媒体接口标准，英文全称是 High-Definition Multimedia Interface，即高清多媒体接口。它能够同时传输视频和音频，简化了设备的接口和连线； 阅读全文
摘要：
不管官方例程是否学懂，我们都不能直接用，还是得自己设计一个实用的 DDR3 控制器，我们要做的第一步就是初始化操作，对 IP 核进行校验。本篇采用 Modelsim 软件配合 DDR3 IP核生成的仿真模型，搭建出 IP核的初始化过程。 一、顶层文件 1、生成 DDR3 IP 核后，在 Source 阅读全文
摘要：
本系列整理一下基于 Xilinx A7 芯片的 DDR3 的使用，此处采用的 DDR3 IP核为软核，即采用 FPGA 逻辑单元、寄存器、查找表等搭建出来 IP核。从 IP 核的调取开始，接着读写测试，最后争取实现一个基于 DDR3 的完整小项目。 1、建立工程，点击 IP Catalog，在界面右 阅读全文
摘要：
目录： · 1.前言 · 2.AXI总线与ZYNQ的关系 · 3 AXI 总线和 AXI 接口以及 AXI 协议 · 3.1 AXI 总线概述 · 3.2 AXI 接口介绍 · 3.3 AXI 协议概述 · 3.4 AXI 协议之握手协议 · 3.5 突发式读写 · 4 AXI4-Lite 详解 · 阅读全文
摘要：
使用 AXI_Lite 从口实现寄存器列表的读写，并且自己封装为一个自定义 IP，以便以后使用。本次记录的是 M_AXI_GP0 接口，此接口是 ARM 作为主机，FPGA 作为从机，配置 FPGA 的寄存器或者 RAM。 一、ZYNQ AXI 总线拓扑结构图 黄色部分即为 FPGA 部分。 二、新 阅读全文