2022年6月26日
SystemVerilog（1）：数据类型、断言
摘要： 工作中偶尔要写测试pattern和bus的性能测试，还是懂一点SystemVerilog好，不需要学得和验证一样精通，只希望能懂点基本的。声明：SystemVerilog系列博客是纯小白的笔记和流水账，没有任何营养价值，请谨慎阅读！ 1、logic和bit SV作为验证语言，不关心变量对应的逻辑应该 阅读全文
posted @ 2022-06-26 16:17 咸鱼IC 阅读(3364) 评论(2) 推荐(1) 编辑