2020年4月10日
时序约束（5）：源同步约束：input和output
摘要： 一、input约束 1、理论计算 之前做的 RGMII 的配置上，我们设置的 RGMII CLOCK SKEW 是 2’b11，根据手册发现其 TSKEWR 是 2ns。 但是数据手册没有提供数据线之间的 skew，我们假设一个 0.2ns 的偏移范围，因为专用芯片之间的数据 skew 很像，几乎是 阅读全文
posted @ 2020-04-10 19:09 咸鱼IC 阅读(4080) 评论(0) 推荐(0) 编辑