2019年5月4日
计数器（3）：避免多计少计
摘要： 计数器，FPGA设计中最常用的设计，然而有些地方需要多加注意。 一、勿要多计 打算计10下，所以我计数器就写计到10：cnt==10，程序如下所示。 1、设计文件 1 module jsq 2 // < 端口 > 3 ( 4 input wire clk , 5 input wire rst_n , 阅读全文
posted @ 2019-05-04 19:26 咸鱼IC 阅读(1084) 评论(0) 推荐(0) 编辑